20
s29ws-n_00_g0 january 25, 2005
进步 信息
7 设备 行动
这个 部分 describes 这 读, 程序, 擦掉,同时发生的 读/写 行动, handshak-
ing, 和 重置 特性的 这 flash 设备.
行动 是 initiated 用 writing 明确的 commands 或者 一个 sequence 和 明确的 地址 和
数据 patterns 在 这 command 寄存器 (看 tables12.1和12.2). 这 command 寄存器 它自己
做 不 occupy 任何 addressable 记忆 location;相当, 它 是 composed的 latches 那 store
这 commands, along 和 这 一个ddress 和 数据 信息 needed 至 execute 这 command.
这 内容 的 这 寄存器 提供 作 输入 至 这 内部的 状态 机器 和 这 状态 机器
输出 dictate 这 函数 的 这 设备. writing incorrect 地址 和 数据 值 或者 writing
它们 在 一个 improper sequence 将 放置 这 device 在 一个 unknown 状态, 在 这个 情况 这 sys-
tem 必须 写 这 重置 command 至 返回 这 设备 至 这 读 排列 数据 模式.
7.1 设备 运作 表格
这 设备 必须 是 建制 appropriately 为 各自 运作.Table7.1describes 这 必需的 状态
的 各自 控制 管脚 为 任何 particular 运作.
表格 7.1. 设备 行动
legend:
l = 逻辑 0, h = 逻辑 1, x = don’t 小心, i/o = input/output.
7.2 异步的 读
所有 memories 需要 进入 时间 至 输出 排列 数据. 在 一个 异步的 读 运作, 数据
是 读 从 一个 记忆 location 在 一个 时间. 一个ddresses 是 提交 至 这 设备 在 随机的
顺序, 和 这 传播 延迟 通过 这 设备导致 这 数据 在 它的 输出 至 arrive asyn-
chronously 和 这 一个ddress 在 它的 输入.
这 设备 defaults 至 读 排列 数据 asynchronously 之后 设备 电源-向上 或者 硬件 re-
设置. 异步的 读 需要 那 这 clk 信号 仍然是 在 v
IL
在 这 全部 记忆 读
运作. 至 读 数据 从 这 记忆 排列,这 系统 必须 第一 assert 一个 有效的 地址 在
一个
最大值
–a0, 当 驱动 avd# 和 ce# 至 v
IL
. we# 必须 仍然是 在 v
IH
. 这 rising 边缘 的 avd#
latches 这 地址. 这 oe# 信号 必须 是 驱动 至 v
IL
, once avd# 有 被 驱动 至 v
IH
.
运作
CE# OE# WE# 地址 DQ15–0 RESET# CLK AVD#
异步的 读 - 地址 latched L L H 地址 在 数据 输出 H X
异步的 读 - 地址 稳步的 状态 L L H 地址 在 数据 输出 H X L
异步的 写 L H L 地址 在 i/o H X L
同步的 写 L H L 地址 在 i/o H
备用物品 (ce#) H X X X 高 z H X X
硬件 重置 X X X X 高 z L X X
burst 读 行动 (同步的)
加载 开始 burst 地址 L X H 地址 在 X H
进步 burst 至 next 地址 和 适合的
数据 提交 在 这 数据 总线
LLH X
Burst
数据 输出
HH
terminate 电流 burst 读 循环 H X H X 高 z H X
terminate 电流 burst 读 循环 通过 reset# X X H X 高 z L X X
terminate 电流 burst 读 循环 和 开始 新
burst 读 循环
LXH地址 在 i/o H
: 点此下载
