这 4 大多数 重大的 位 的 这 设备 选择 代号
是 这 设备 类型 identifier, 相应的 至 这
I
2
c 总线 定义. 为 这些 memories 这 4 位
是 fixed 作 1010b. 这 下列的 位 identifies 这
明确的 记忆 在 这 总线. 它 是 matched 至 这
碎片 使能 信号 e. 因此 向上 至 2 x 8k memories
能 是 连接 在 这 一样 总线 给 一个 mem-
ory capacity 总的 的 16 kbits. 之后 一个 开始 condi-
tion 任何 记忆 在 这 总线 将 identify 这 设备
代号 和 对比 这 下列的 位 至 它的 碎片
使能 输入 e.
这 6th 和 7th 位 sent, 选择 这 块 号码
(一个 块 = 256 字节). 这 8th 位 sent 是 这 读
或者 写 位 (r
w), 这个 位 是 设置 至 ’1’ 为 读 和 ’0’
为 写 行动. 如果 一个 相一致 是 建立, 这 corre-
sponding 记忆 将 acknowledge 这 identifica-
tion 在 这 sda 总线 在 这 9th 位 时间.
输入 上升 和 下降 时间
≤
50ns
输入 脉冲波 电压 0.2v
CC
至 0.8v
CC
输入 和 输出 定时 ref.
电压
0.3v
CC
至 0.7v
CC
表格 8. 交流 度量 情况
AI00825
0.8v
CC
0.2v
CC
0.7v
CC
0.3v
CC
图示 4. 交流 测试 输入 输出 波形
设备 运作
(内容’d)
标识 Alt 参数 最小值 最大值 单位
t
CH1CH2
t
R
时钟 上升 时间 1
µ
s
t
CL1CL2
t
F
时钟 下降 时间 300 ns
t
DH1DH2
t
R
输入 上升 时间 1
µ
s
t
DL1DL1
t
F
输入 下降 时间 300 ns
t
CHDX
(1)
t
su:sta
时钟 高 至 输入 转变 4.7
µ
s
t
CHCL
t
高
时钟 脉冲波 宽度 高 4
µ
s
t
DLCL
t
hd:sta
输入 低 至 时钟 低 (开始) 4
µ
s
t
CLDX
t
hd:dat
时钟 低 至 输入 转变 0
µ
s
t
CLCH
t
低
时钟 脉冲波 宽度 低 4.7
µ
s
t
DXCX
t
su:dat
输入 转变 至 时钟 转变 250 ns
t
CHDH
t
su:sto
时钟 高 至 输入 高 (停止) 4.7
µ
s
t
DHDL
t
BUF
输入 高 至 输入 低 (总线 自由) 4.7
µ
s
t
CLQV
(2)
t
AA
时钟 低 至 next 数据 输出 有效的 0.3 3.5
µ
s
t
CLQX
t
DH
数据 输出 支撑 时间 300 ns
f
C
f
SCL
时钟 频率 100 kHz
t
W
(3)
t
WR
写 时间 10 ms
注释:
1. 为 一个 重新开始 情况, 或者 下列的 一个 写 循环.
2. 这 最小 值 延迟 这 下落/rising 边缘 的 sda away 从 scl = 1 在 顺序 至 避免 unwanted 开始 和/或者 停止
情况.
3. 在 这 multibyte 写 模式 仅有的, 如果 accessed 字节 是 在 二 consecutive 8 字节 rows (6 地址 msb 是 不 常量) 这
最大 程序编制 时间 是 doubled 至 20ms.
表格 7. 交流 特性
(t
一个
= 0 至 70
°
c, –20 至 85
°
c 或者 –40 至 85
°
c; v
CC
= 3v 至 5.5v 或者 2.5v 至 5.5v)
6/16
st24/25c08, st24/25w08