tlv5628c, tlv5628i
octal 8-位 数字的-至-相似物 转换器
slas108a – january 1995 – 修订 十一月 1995
3
邮递 办公室 盒 655303
•
达拉斯市, 德州 75265
详细地 描述
这 tlv5628 是 执行 使用 第八 电阻-string dacs. 这 核心 的 各自 dac 是 一个 单独的 电阻 和
256 taps, 相应的 至 这 256 可能 代号 列表 在 表格 1. 一个 终止 的 各自 电阻 string 是 连接
至 这 地 终端 和 这 其它 终止 是 喂养 从 这 输出 的 这 涉及 输入 缓存区. monotonicity 是
maintained 用 使用 的 这 电阻 strings. 线性 取决于 在之上 这 相一致 的 这 电阻 elements 和 在之上
这 效能 的 这 输出 缓存区. 因为 这 输入 是 缓冲, 这 dacs 总是 呈现 一个
高-阻抗 加载 至 这 涉及 来源. 那里 是 二 输入 涉及 terminals; ref1 是 使用 为 daca
通过 dacd 和 ref2 是 使用 用 dace 通过 dach.
各自 dac 输出 是 缓冲 用 一个 configurable-增益 输出 放大器, 这个 能 是 编写程序 至 时间 1 或者
时间 2 增益.
在 电源-向上, 这 dacs 是 重置 至 代号 0.
各自 输出 电压 是 给 用:
V
O
(daca|b|c|d|e|f|g|h)
+
REF
代号
256
(1
)
RNG 位 值)
在哪里 代号 是 在 这 范围 的 0 至 255 和 这 范围 (rng) 位 是 一个 0 或者 1 在里面 这 串行-控制 文字.
数据 接口
和 加载 高, 数据 是 clocked 在 这 数据 终端 在 各自 下落 边缘 的 clk. once 所有 数据 位 有
被 clocked 在, 加载 是 搏动 低 至 转移 这 数据 从 这 串行-输入 寄存器 至 这 选择 dac 作
显示 在 图示 1. 当 ldac 是 低, 这 选择 dac 输出 电压 是 updated 和 加载 变得 低. 当
ldac 是 高 在 串行 程序编制, 这 新 值 是 贮存 在里面 这 设备 和 能 是 transferred 至
这 dac 输出 在 一个 后来的 时间 用 pulsing ldac 低 作 显示 在 图示 2. 数据 是 entered msb 第一. 数据
transfers 使用 二 8 时钟 循环 时期 是 显示 在 计算数量 3 和 4.
A2 A1 A0 RNG D7 D6 D5 D4 D2 D1 D0
dac 更新
CLK
数据
加载
t
su(数据-clk)
t
v(数据-clk)
t
su(clk-加载)
t
w(加载)
t
su(加载-clk)
图示 1. 加载-控制 更新 (ldac = 低)
CLK
数据
加载
LDAC
dac 更新
A2 A1 A0 RNG D7 D6 D5 D4 D2 D1 D0
t
su(数据-clk)
t
v(数据-clk)
t
w(ldac)
t
su(加载 – ldac)
图示 2. ldac-控制 更新
: 点此下载
