spartan 和 spartan-xl families 地方 可编程序的 门 arrays
24
www.xilinx.com
ds060 (v1.6) 九月 19, 2001
1-800-255-7778
产品 规格
R
甚至 如果 这 boundary scan 标识 是 使用 在 一个 图式,
这 输入 管脚 tms, tck, 和 tdi 能 安静的 是 使用 作 输入
至 是 routed 至 内部的 逻辑. 小心 必须 是 带去 不 至
强迫 这 碎片 在 一个 undesired boundary scan 状态 用
inadvertently 应用 boundary scan 输入 patterns 至
这些 管脚. 这 simplest 方法 至 阻止 这个 是 至 保持 tms
高, 和 然后 应用 whatever 信号 是 desired 至 tdi 和
tck.
avoiding inadvertent boundary scan
如果 tms 或者 tck 是 使用 作 用户 i/o, 小心 必须 是 带去 至
确保 那 在 least 一个 的 这些 管脚 是 使保持 常量 在
配置. 在 一些 产品, 一个 situation 将 出现
在哪里 tms 或者 tck 是 驱动 在 配置. 这个 将
导致 这 设备 至 go 在 boundary scan 模式 和 dis-
rupt 这 配置 处理.
至 阻止 触发 的 boundary scan 在 配置,
做 也 的 这 下列的:
•
tms: 系 高 至 放 这 测试 进入 端口 控制
在 一个 benign 重置 状态.
•
tck: 系 高 或者 低
—
做 不 toggle 这个 时钟 输入.
为 更多 信息 关于 boundary scan, 谈及 至 这
xilinx 应用 便条, "
boundary scan 在 fpga 设备
. "
boundary scan 增强 (spartan-xl 仅有的)
spartan-xl 设备 有 改进 boundary scan func-
tionality 和 效能 在 这 下列的 areas:
idcode:
这 idcode 寄存器 是 supported. 用 使用 这
idcode, 这 设备 连接 至 这 jtag port 能 是
决定. 这 使用 的 这 idcode 使能 选择性的 con-
figuration 依赖 在 这 fpga 建立.
这 idcode 寄存器 有 这 下列的 二进制的 format:
vvvv:ffff:fffa:aaaa:aaaa:cccc:cccc:ccc1
在哪里
c = 这 公司 代号 (49h 为 xilinx)
一个 = 这 排列 维度 在 clbs (范围 从 0ah 为
xcs05xl 至 1ch 为 xcs40xl)
f = 这 家族 代号 (02h 为 spartan-xl 家族)
v = 这 消逝 版本 号码 (目前 0h)
配置 状态:
这 配置 状态 是 有 至
jtag 控制者.
配置 使不能运转:
这 jtag 端口 能 是 阻止
从 configuring 这 fpga.
tck startup:
tck 能 now 是 使用 至 时钟 这 开始-向上
块 在 增加 至 其它 用户 clocks.
cclk holdoff:
changed 这 必要条件 为 boundary
scan 配置 或者 extest 至 是 issued 较早的 至 这 释放
的 init 管脚 和 cclk cycling.
reissue 配置:
这 boundary scan 配置 能 是
reissued 至 recover 从 一个 unfinished attempt 至 配置
这 设备.
绕过 ff:
绕过 ff 和 iob 是 修改 至 提供
drclock 仅有的 在 绕过 为 这 绕过 flip-flop, 和
在 extest 或者 样本/preload 为 这 iob 寄存器.
电源-向下 (spartan-xl 仅有的)
所有 spartan/xl 设备 使用 一个 结合体 的 效率高的 seg-
mented routing 和 先进的 处理 技术 至 pro-
vide 低 电源 消耗量 下面 所有 情况. 这 3.3v
Spartan-xl 家族 adds 一个 专心致志的 起作用的 低 电源-向下
管脚 (pwrdwn
) 至 减少 供应 电流 至 100
µ
一个 典型.
这 pwrdwn
管脚 takes 有利因素 的 一个 的 这 unused
非 连接 locations 在 这 5v spartan 设备. 这 用户
必须 de-选择 这 "5v tolerant i/os" 选项 在 这 configu-
限定 选项 至 达到 这 指定 电源 向下 电流.
这 pwrdwn
管脚 有 一个 default 内部的 拉-向上 电阻,
准许 它 至 是 left unconnected 如果 unused.
V
CC
必须 continue 至 是 有提供的 在 电源-向下, 和
配置 数据 是 maintained. 当 这 pwrdwn
管脚 是
牵引的 低, 这 输入 和 输出 缓存区 是 无能. 这
输入 是 内部 强迫 至 一个 逻辑 低 水平的, 包含 这
模式 管脚, 完毕, cclk, 和 tdo, 和 所有 内部的
拉-向上 电阻器 是 转变 止. 这 程序
管脚 是 不
影响 用 电源 向下. 这 gsr 网 是 asserted 在
电源 向下, initializing 所有 这 flip-flops 至 它们的 开始-向上
状态.
PWRDWN
有 一个 最小 脉冲波 宽度 的 50 ns (图示 23).
在 进去 这 电源-向下 状态, 这 输入 将 是 dis-
abled 和 这 flip-flops 设置/重置, 和 然后 这 输出 是
无能 关于 10 ns 后来的. 这 用户 将 prefer 至 assert 这
gts 或者 gsr 信号 在之前 pwrdwn
至 影响 这 顺序 的
events. 当 这 pwrdwn
信号 是 returned 高, 这
输入 将 是 使能 第一, followed 立即 用 这
释放 的 这 gsr 信号 initializing 这 flip-flops. 关于 10
ns 后来的, 这 输出 将 是 使能. 准许 50 ns 之后 这
释放 的 pwrdwn
在之前 使用 这 设备.
表格 13:
idcodes assigned 至 spartan-xl fpgas
FPGA IDCODE
XCS05XL 0040A093h
XCS10XL 0040E093h
XCS20XL 00414093h
XCS30XL 00418093h
XCS40XL 0041C093h
: 点此下载
