spartan 和 spartan-xl families 地方 可编程序的 门 arrays
ds060 (v1.6) 九月 19, 2001
www.xilinx.com
29
产品 规格
1-800-255-7778
R
表示 模式 (spartan-xl 仅有的)
表示 模式 是 类似的 至 从动装置 串行 模式, 除了 那
数据 是 processed 一个 字节 每 cclk 循环 instead 的 一个
位 每 cclk 循环. 一个 外部 源 是 使用 至 驱动
cclk, 当 字节-宽 数据 是 承载 直接地 在 这 con-
figuration 数据 变换 寄存器 (图示 27). 一个 cclk fre-
quency 的 1 mhz 是 相等的 至 一个 8 mhz 串行 比率,
因为 第八 位 的 配置 数据 是 承载 每
cclk 循环. 表示 模式 做 不 支持 crc 错误
checking, 但是 做 支持 常量-地方 错误 checking. 一个
长度 计数 是 不 使用 在 表示 模式.
表示 模式 必须 是 指定 作 一个 选项 至 这 devel-
opment 系统. 这 表示 模式 bitstream 是 不 com-
patible 和 这 其它 配置 模式 (看Ta bl e 1 6 ,
页 32.) 表示 模式 是 选择 用 一个 <0x> 在 这 模式
管脚 (m1, m0).
这 第一 字节 的 并行的 配置 数据 必须 是 有
在 这 d 输入 的 这 fpga 一个 短的 建制 时间 在之前 这
第二 rising cclk 边缘. subsequent 数据 字节 是
clocked 在 在 各自 consecutive rising cclk 边缘
(图示 28).
pseudo daisy chain
多样的 设备 和 不同的 配置 能 是 config-
ured 在 一个 pseudo daisy chain 提供 那 所有 的 这 设备
是 在 表示 模式. 一个 单独的 联合的 bitstream 是 使用
至 配置 这 chain 的 表示 模式 设备. cclk 管脚
是 系 一起 和 d0-d7 管脚 是 系 一起 为 所有
设备 along 这 chain. 一个 状态 信号 是 passed 从
dout 至 cs1 的 successive 设备 along 这 chain. 框架
数据 是 accepted 仅有的 当 cs1 是 高 和 这 设备
’
s
配置 记忆 是 不 already 全部. 这 含铅的 设备 在
这 chain 有 它的 cs1 输入 系 高 (或者 floating, 自从 那里
是 一个 内部的 拉-向上). 这 状态 管脚 dout 是 牵引的 低
之后 这 标头 是 received 用 所有 设备, 和 仍然是 低
直到 这 设备
’
s 配置 记忆 是 全部. dout 是 然后
牵引的 高 至 信号 这 next 设备 在 这 chain 至 接受
这 配置 数据 在 这 d0-d7 总线.
这 完毕 管脚 的 所有 设备 在 这 chain 应当 是 系
一起, 和 一个 或者 更多 起作用的 内部的 拉-ups. 如果 一个 大
号码 的 设备 是 包含 在 这 chain, deactivate
一些 的 这 内部的 拉-ups, 自从 这 低-驱动 完毕
管脚 的 这 last 设备 在 这 chain 必须 下沉 这 电流 从
所有 拉-ups 在 这 chain. 这 完毕 拉-向上 是 使活动 用
default. 它 能 是 deactivated 使用 一个 开发 系统
选项.
这 必要条件 那 所有 完毕 管脚 在 一个 daisy chain 是
连线的 一起 应用 仅有的 至 表示 模式, 和 仅有的 如果 所有
设备 在 这 chain 是 至 变为 起作用的 同时发生地.
所有 spartan-xl 设备 在 表示 模式 是 同步
至 这 完毕 管脚. 用户 i/os 为 各自 设备 变为 起作用的
图示 26:
从动装置 串行 模式 程序编制 切换 特性
T
CCH
位 n 位 n + 1
位 n位 n
–
1
T
CCO
T
CCL
T
CCD
T
DCC
DIN
CCLK
DOUT
(输出)
ds060_26_080400
标识 描述 最小值 最大值 单位
T
DCC
CCLK
din 建制 20 - ns
T
CCD
din 支撑 0 - ns
T
CCO
din 至 dout - 30 ns
T
CCH
高 时间 40 - ns
T
CCL
低 时间 40 - ns
F
CC
频率 - 10 MHz
注释:
1. 配置 必须 是 delayed 直到 这 init
管脚 的 所有 daisy-chained fpgas 是
高.
: 点此下载
