spartan 和 spartan-xl families 地方 可编程序的 门 arrays
ds060 (v1.6) 九月 19, 2001
www.xilinx.com
31
产品 规格
1-800-255-7778
R
设置 cclk 频率
在 主控 模式, cclk 能 是 发生 在 也 的 二
发生率. 在 这 default 慢 模式, 这 频率 范围
从 0.5 mhz 至 1.25 mhz 为 spartan/xl 设备. 在 快
cclk 模式, 这 频率 范围 从 4 mhz 至 10 MHz
为 spartan/xl 设备. 这 频率 是 changed 至 快 用
一个 选项 当 运动 这 bitstream 一代 软件.
数据 stream format
这 数据 stream ("bitstream") format 是 完全同样的 为 两个都
串行 配置 模式, 但是 不同的 为 这 spartan-xl
表示 模式. 在 表示 模式, 这 设备 变为
起作用的 当 完毕 变得 高, 因此 非 长度 计数 是
必需的. additionally, crc 错误 checking 是 不 supported
在 表示 模式. 这 数据 stream format 是 显示 在
Table 16 . 位-串行 数据 是 读 从 left 至 正确的. 表示
模式 数据 是 显示 和 d0 在 这 left 和 d7 在 这 正确的.
这 配置 数据 stream begins 和 一个 string 的 第八
ones, 一个 preamble 代号, followed 用 一个 24-位 长度 计数
和 一个 separator 地方 的 ones (或者 24 fill 位, 在 spartan-xl
表示 模式). 这个 标头 是 followed 用 这 真实的 con-
figuration 数据 在 frames. 这 长度 和 号码 的 frames
取决于 在 这 设备 类型 (看Tabl e 17). 各自 框架
begins 和 一个 开始 地方 和 ends 和 一个 错误 审查. 在
串行 模式, 一个 postamble 代号 是 必需的 至 信号 这 终止
的 数据 为 一个 单独的 设备. 在 所有 具体情况, 额外的 开始-向上
字节 的 数据 是 必需的 至 提供 四 clocks 为 这 星-
tup sequence 在 这 终止 的 配置. 长 daisy chains
需要 额外的 星tup 字节 至 变换 这 last 数据 通过
这 chain. 所有 开始-向上 字节 是 "don
’
t cares".
图示 28:
表示 模式 程序编制 切换 特性
ds060_28_080400
字节
0
CCLK
fpga filled
INIT
T
直流
T
CD
T
IC
d0-d7
DOUT
字节
1
字节
6
标头 received
标识 描述 最小值 最大值 单位
T
IC
CCLK
INIT
(高) 建制 时间 5 -
µ
s
T
直流
d0-d7 建制 时间 20 - ns
T
CD
d0-d7 支撑 时间 0 - ns
T
CCH
cclk 高 时间 45 - ns
T
CCL
cclk 低 时间 45 - ns
F
CC
cclk 频率 - 10 MHz
注释:
1.
如果 不 驱动 用 这 preceding dout, cs1
必须
仍然是 高 直到 这
设备 是 全部地 配置.
: 点此下载
