psd4xx 家族
12
信号 名字 从
pa0 – pa7 端口 一个 输入 或者 macrocell pa 反馈
pb0 – pb7 端口 b 输入 或者 macrocell 铅 反馈
pe0 – pe1 端口 e 输入 (信号 ale, psen/bhe)
pgr0 – pgr3 页 模式 寄存器
a8 – a15, a0, a1 mcu 地址 线条
rd/e/ds mcu 总线 信号
wr/r_w mcu 总线 信号
CLKIN 输入 时钟
重置 重置 输入
CSI csi 输入 (ored 和 电源 向下 从 pmu)
表格 3. zpld 输入 信号
9.0
这 psd4xx
Architecture
(内容.)
9.1.1.1 这 dpld
这 dpld 是 使用 为 内部的 地址 解码 generating 这 下列的 第八 碎片 选择
信号:
❏
es0 – es3
非易失存储器 选择, 块 0 至 块 3
❏
RS0
sram 块 选择
❏
CSIOP
i/o 解码器 碎片 选择
❏
psel0 – psel1
附带的 i/o 模式 选择 信号
这 i/o 解码器 使能 用 这 csiop 发生 碎片 选择 为 在-碎片 寄存器 或者 i/o
端口 为基础 在 地址 输入 一个[7:0].
作 显示 在 图示 4, 这 dpld 组成 的 一个 大 可编程序的 和 排列. 那里 是
一个 总的 的 37 输入 和 8 输出. 各自 输出 组成 的 一个 单独的 产品 期. 虽然
这 用户 能 发生 选择 信号 从 任何 的 这 输入, 这 选择 信号 是 典型地
一个 函数 的 这 地址 和 页 寄存器 输入. 这 选择 信号 是 定义 用 这
用户 在 这 abel 文件 (psdabel).
这 地址 线条 输入 至 这 dpld 包含 a0, a1 和 a8 – a15. 如果 更多 地址 线条
是 需要, 这 用户 能 bring 在 这 线条 通过 端口 一个 至 这 dpld.
: 点此下载
