R
十一月 9, 1998 (版本 3.1) 7-15
xc3000 序列 地方 可编程序的 门 arrays
7
Longlines
这 longlines 绕过 这 转变 matrices 和 是 将
primarily 为 信号 那 必须 travel 一个 长 距离, 或者
必须 有 最小 skew among 多样的 destinations.
longlines, 显示 在图示 14, run vertically 和 horizon-
tally 这 height 或者 宽度 的 这 interconnect 范围. 各自 inter-
连接 column 有 三 vertical longlines, 和 各自
interconnection 行 有 二 horizontal longlines. 二
额外的 longlines 是 located 调整 至 这 outer sets
的 切换 matrices. 在 设备 大 比 这 xc3020a
和 xc3120a fpgas, 二 vertical longlines 在 各自 col-
umn 是 connectable half-长度 线条. 在 这 xc3020a
和 xc3120a fpgas, 仅有的 这 outer longlines 是 con-
nectable half-长度 线条.
longlines 能 是 驱动 用 一个 逻辑 块 或者 iob 输出 在 一个
column-用-column 基准. 这个 能力 提供 一个 com-
mon 低 skew 控制 或者 时钟 线条 在里面 各自 column 的
逻辑 blocks. interconnections 的 这些 longlines 是
显示 在图示 15. 分开 缓存区 是 提供 在 各自
输入 至 一个 longline 和 是 使能 automatically 用 这
开发 系统 当 一个 连接 是 制造.
图示 14: horizontal 和 vertical longlines.
这些 longlines 提供 高 风扇-输出, 低-skew 信号 分发 在
各自 行 和 column. 这 global 缓存区 在 这 upper left 消逝 corner 驱动 一个 一般 线条 全部地 这 fpga.