设计 信息
这个 信息 是 一个 手册 为 approximating 这 值 的
外部 组件 为 这 CD4046B 在 一个 阶段-锁-
循环 system 这 选择 外部 组件 必须 是
在里面 这 下列的 ranges R1 R2
t
10 k
X
R
S
t
10 k
X
C1
t
50 pF
在 增加 至 这 给 设计 information 谈及 至
图示 5
为 R1 R2 和 C1 组件 selections
使用 阶段 比较器 I 使用 阶段 比较器 II
特性
VCO 没有 补偿
VCO 和 补偿
VCO 没有 补偿
VCO 和 补偿
R2
e
%
R2
e
%
VCO 频率
为 非 信号 输入 VCO 在 PLL 系统 将 调整 VCO 在 PLL 系统 将 调整 至
至 中心 frequency f
o
最低 运行 frequency f
最小值
频率 锁 2 f
L
e
全部 VCO 频率 范围
Range 2 f
L
2f
L
e
f
最大值
b
f
最小值
频率 俘获
Range 2 f
C
2f
C
1
q
0
2
q
f
L
u
1
循环 过滤
f
C
e
f
L
组件
选择 为 2 f
C
看 Ref
阶段 角度 在 90
在 中心 频率 (f
o
) approximating 总是 0
在 锁
单独的 和 比较器 0
和 180
在 ends 的 锁 范围 (2 f
L
)
Locks 在 和声学 Yes 非
的 中心 频率
信号 输入 噪音 高 低
拒绝
VCO 组件 Given f
o
Given f
o
和 f
L
Given f
最大值
Given f
最小值
和 f
最大值
选择
使用 f
o
和 计算 f
最小值
计算 f
o
从 使用 f
最小值
和
图示 5a
至 从 这 等式 这 等式
图示 5b
至
决定 R1 决定 R2 和 C1
f
最小值
e
f
o
b
f
L
和 C1 f
o
e
f
最大值
2
使用 f
最小值
和
图示 5b
计算
f
最大值
f
最小值
至 决定 R2 和 C1 使用 f
o
和
图示 5a
至
决定 R1 和 C1
使用
f
最大值
f
最小值
和
图示 5c
计算
f
最大值
f
最小值
至 决定 比率
从 这 等式
R2R1 至 获得 R1
f
最大值
f
最小值
e
f
o
一个
f
L
f
o
b
f
L
使用
f
最大值
f
最小值
和
图示 5c
至 决定 比率 R2
R1 至 获得 R1
TLF5968–7 TLF5968–9 TLF5968–10
TLF5968–8
TLF5968–11
TLF5968–12
References
GS Moschytz ‘‘Miniaturized RC 过滤 使用 阶段-锁 Loop’’ BSTJ May 1965
Floyd Gardner ‘‘Phaselock Techniques’’ John Wiley Sons 1966
11