9-mb (256k x 36/512k x 18) flow-through
sram 和 nobl™ architecture
CY7C1355B
CY7C1357B
Cypress 半导体 公司
• 3901 北 第一 街道 • San Jose
,
ca 95134 • 408-943-2600
文档 #: 38-05117 rev. *b 修订 january 27, 2004
特性
• 非 总线 latency™ (nobl™) architecture 排除
dead 循环 在 写 和 读 循环.
• 能 支持 向上 至 133-mhz 总线 行动 和 零
wait states
— 数据 是 transferred 在 每 时钟
• 管脚 兼容 和 functionally 相等的 至 zbt™
设备
• 内部 自-时间d 输出 缓存区 内容rol 至 eliminate
这 需要 至 使用 oe
• 注册 输入 为 流动-通过 运作
• 字节 写 能力
• 3.3v/2.5v i/o 电源 供应
• 快 时钟-至-输出 时间
— 6.5 ns (为 133-mhz 设备)
— 7.0 ns (为 117-mhz 设备)
— 7.5 ns (为 100-mhz 设备)
• 时钟 使能 (cen
) 管脚 至 使能 时钟 和 suspend
运作
• 同步的 自-安排时间 写
• 异步的 输出 使能
• offered 在 电子元件工业联合会-标准 100 tqfp, 119-球 bga 和
165-球 fbga 包装
• 三 碎片 使能 为 简单的 depth expansion.
• 自动 电源-向下 特性 有 使用 zz
模式 或者 ce deselect.
• jtag boundary scan 为 bga 和 fbga 包装
• burst capability—linear 或者 interleaved burst 顺序
• 低 备用物品 电源
函数的 描述
[1]
这 cy7c1355b/cy7c1357b 是 一个 3.3v, 256k x 36/ 512k x 18
同步的 流动-通过 burst sram 设计 specifically
至 支持 unlimited 真实 后面的-至-后面的 读/写 行动
没有 这 嵌入 的 wait states. 这
cy7c1355b/cy7c1357b 是 配备 和 这 先进的 非
总线 latency (nobl) 逻辑 必需的 至 使能 consecutive
读/写 行动 和 dat一个 正在 transferred 在 每
时钟 循环. 这个 特性 dramatically 改进 这 throughput
的 数据 通过 这 sram, 特别 在 系统 那 需要
frequent 写-读 transitions.
所有 同步的 输入 通过 通过 输入 寄存器 控制
用 这 rising 边缘 的 这 时钟. 这 时钟 输入 是 qualified 用
这 时钟 使能 (cen
) 信号, 这个 当 deasserted
suspends 运作 和 extends 这 previous 时钟 循环.
最大 进入 延迟 从 这 时钟 上升 是 6.5 ns (133-mhz
设备).
写 行动 是 控制用 这 二 或者 四 字节 写
选择 (bw
X
) 和 一个 写 使能 (我们) 输入. 所有 写 是
安排 和 在-碎片 同步的自-安排时间 写 电路系统.
三 同步的 碎片 使能 (ce
1
, ce
2
, ce
3
) 和 一个
异步的 输出 使能 (oe
) 提供 为 容易 bank
选择 和 输出 三-状态 control. 在 顺序 至 避免 总线
contention, 这 输出 驱动器是 synchronously 三-陈述
在 这 数据 portion 的 一个 写 sequence.
选择 手册
133 mhz 117 mhz 100 mhz 单位
最大 进入 时间 6.5 7.0 7.5 ns
最大 运行 电流 250 220 180 毫安
最大 cmos 备用物品 电流 30 30 30 毫安
便条:
1. 为 最好的-practices recommendations, 请 谈及 至 这 cypress 应用 便条
系统 设计 指导原则
在 www.cypress.com.
: 点此下载
