CY7C68000
初步的
文档 #: 38-08016 rev. *e 页 7 的 14
2 51 databus16_8 输入
数据 总线 16_8
.
选择 在 8- 和 16-位 数据 transfers.
1–16-位 数据 path 运作 使能. clk = 30 mhz.
0–8-位 数据 path 运作 使能. 当 uni_bidi = 0, d[8:15] 是 unde-
fined. 当 uni_bidi =1, d[0:7] 是 有效的 在 txvalid 和 d[8:15] 是 有效的
在 rxvalid. clk = 60 mhz
便条:
databus16_8
是 静态的 之后 电源-在 重置 (por) 和 是 仅有的 sam-
pled 在 这 终止 的 重置.
13 6 XTALIN 输入 n/一个
结晶 输入
. 连接 这个 信号 至 一个 24-mhz 并行的-resonant, funda-
mental 模式 结晶 和 20-pf 电容 至 地.
它 是 也 准确无误的 至 驱动 xtalin 和 一个 外部 24-mhz 正方形的 波
获得 从 另一 时钟 源.
12 5 XTALOUT 输出 n/一个
结晶 输出
. 连接 这个 信号 至 一个 24-mhz 并行的-resonant, funda-
mental 模式 结晶 和 30-pf (名义上的) 电容 至 地. 如果 一个 外部
时钟 是 使用 至 驱动 xtalin, leave 这个 管脚 打开.
3 52 uni_bidi 输入
驱动 这个 管脚 高 使能 这 unidirectional 模式 当 这 8-位
接口 是 选择
. uni_bidi 是 静态的 之后 电源 在 重置 (por).
655V
CC
电源 V
CC
. 连接 至 3.3v 电源 源.
24 17 V
CC
电源 n/一个 V
CC
. 连接 至 3.3v 电源 源.
35 28 V
CC
电源 n/一个 V
CC
. 连接 至 3.3v 电源 源.
39 32 V
CC
电源 n/一个 V
CC
. 连接 至 3.3v 电源 源.
52 45 V
CC
电源 n/一个 V
CC
. 连接 至 3.3v 电源 源.
4 53 地 地面 n/一个 地面.
23 16 地 地面 n/一个 地面.
27 20 地 地面 n/一个 地面.
37 30 地 地面 n/一个 地面.
49 42 地 地面 n/一个 地面.
31 24 保留 输入 连接 管脚 至 地面.
54 47 保留 输入 连接 管脚 至 地面.
47 40 保留 输入 连接 管脚 至 地面.
42 35 保留 输入 连接 管脚 至 地面.
32 25 保留 输入 连接 管脚 至 地面.
表格 5-1. 管脚 描述
(持续)
[1]
SSOP QFN 名字 类型 Default 描述
: 点此下载
