hyb25d256[400/800/160]b[t/c](l)
256-mbit 翻倍 数据 比率 sdram, 消逝 rev. b
页 6 的 77
2003-01-09, v1.1
块 图解 (64mb x 4)
接受者
1
DQS
ck, ck
DLL
RAS
CAS
CK
CS
我们
CK
控制 逻辑
column-地址
计数器/获得
模式
11
Command
Decode
a0-a12,
ba0, ba1
CKE
13
15
i/o gating
dm 掩饰 逻辑
Bank0
记忆
排列
(8192 x 1024 x 8)
sense 放大器
Bank1
Bank2
Bank3
13
10
1
2
2
refresh 计数器
4
4
4
输入
寄存器
1
1
1
1
1
8
8
2
8
clk
输出
数据
掩饰
数据
ck,
COL0
COL0
COL0
clk
在
MUX
DQS
发生器
4
4
4
4
4
8
dq0-dq3,
DM
DQS
1
读 获得
写
先进先出
&放大;
驱动器
便条:
这个 函数的 块 图解 是 将 至 facilitate 用户 understanding 的 这 运作 的
这 设备; 它 做 不 代表一个 真实的 电路 implementation.
便条:
dm 是 一个 unidirectional 信号 (输入 仅有的), 但是 是 内部 承载 至 相一致 这 加载 的 这 bidi-
rectional dq 和 dqs 信号.
Column
解码器
1024
(x8)
行-地址 mux
寄存器
13
8192
Bank0
行-地址 获得
&放大; 解码器
8192
地址 寄存器
驱动器
bank 控制 逻辑
CK
: 点此下载
