整体的
电路
系统, 公司
ICS952606
0717f—06/10/05
管脚 配置
推荐 应用:
ck409 48-管脚 部分
输出 特性:
• 2 - 0.7v 电流-模式 差别的 cpu pairs
• 1 - 0.7v 电流-模式 差别的 cpu pairs 为 itp
• 1 - 0.7v 电流-模式 差别的 src 一双
• 9 - pci (33mhz)
• 1 - usb, 48mhz
• 1 - 点, 48mhz
• 2 - ref, 14.318mhz
• 3 - 3v66, 66.66mhz
• 1 - 3v66/vch, 可选择的 48mhz 或者 66mhz
关键 规格:
• cpu/src 输出 循环-循环 jitter < 125ps
• 3v66 输出 循环-循环 jitter < 250ps
• pci 输出 循环-循环 jitter < 250ps
• cpu 输出 skew: < 100ps
• +/- 300ppm 频率 精度 在 cpu &放大; src clocks
可编程序的 定时 控制 hub™ 为 next gen p
4
™ 处理器
符合实际
特性/益处:
• 支持 tight ppm 精度 clocks 为 串行-ata
• 支持 展开 spectrum 调制, 0 至 -0.5%
向下 展开 和 +/- 0.25% 中心 展开
• 支持 cpu clks 向上 至 400mhz 在 测试 模式
• 使用 外部 14.318mhz 结晶
• 支持 undriven 差别的 cpu, src 一双 在 pd#
为 电源 管理.
48-管脚 ssop
FS2
B6b5
fs_一个 fs_b
CPU
MHz
SRC
MHz
3V66
MHz
PCI
MHz
REF
MHz
U
sb/
点
MHz
0 0 100.00 100/200 66.66 33.33 14.318 48.00
0 1 200.00 100/200 66.66 33.33 14.318 48.00
1 0 133.33 100/200 66.66 33.33 14.318 48.00
1 1 166.66 100/200 66.66 33.33 14.318 48.00
0 0 200.00 100/200 66.66 33.33 14.318 48.00
0 1 400.00 100/200 66.66 33.33 14.318 48.00
1 0 266.66 100/200 66.66 33.33 14.318 48.00
1 1 333.33 100/200 66.66 33.33 14.318 48.00
0
1
*fsa/ref0 1 48 VDDA
*fsb/ref1 2 47 地
VDDREF 3 46 IREF
X1 4 45 cpuclkt_itp
X2 5 44 cpuclkc_itp
地 6 43 地
pciclk_f0 7 42 CPUCLKT1
pciclk_f1 8 41 CPUCLKC1
pciclk_f2 9 40 VDDCPU
VDDPCI 10 39 CPUCLKT0
地 11 38 CPUCLKC0
PCICLK0 12 37 地
PCICLK1 13 36 SRCCLKT
PCICLK2 14 35 SRCCLKC
PCICLK3 15 34 VDD
VDDPCI 16 33
vtt_pwrgd#
地 17 32
SDATA
PCICLK4 18 31
SCLK
PCICLK5 19 30 3v66_0
PD# 20 29 3v66_1
48mhz_点 21 28 地
48mhz_usb 22 27 VDD3V66
地 23 26 3v66_2
VDD48 24 25 3v66_3/vch
**120kw 拉-向下
ICS952606