10
idt72205lb/72215lb/72225lb/72235lb/72245lb cmos syncfifo™
256 x 18, 512 x 18, 1,024 x 18, 2,048 x 18 和 4,096 x 18
商业的 和 工业的 温度 范围
图示 7. 第一 数据 文字 latency 之后 重置 和 同时发生的 读 和 写
图示 8. 全部 标记 定时
WCLK
D
0
- d
17
RCLK
Q
0
- q
17
t
DS
t
SKEW2
t
ENS
t
REF
t
一个
0
12 3
D
DDD
01
DD
(第一 有效的 写)
t
OE
t
OLZ
t
一个
t
FRL
(1)
D
4
t
ENS
2766 drw 09
便条:
1. t
SKEW1
是 这 最小 时间 在 一个 rising rclk 边缘 和 一个 rising wclk 边缘 至 保证 那
FF
将 go 高 在 这 电流 时钟 循环. 如果 这
时间 在 这 rising 边缘 的 rclk 和 这 rising 边缘 的 wclk 是 较少 比 t
SKEW1
, 然后
FF
将 不 改变 状态 直到 这 next wclk 边缘.
数据 读
WCLK
D
0
- d
17
RCLK
Q
0
- q
17
t
一个
t
WFF
数据 写
t
WFF
t
ENH
t
ENS
t
DS
t
WFF
t
DS
数据
写
next 数据 读
t
一个
非 写 非 写
数据 在 输出 寄存器
低
t
SKEW1
(1)
t
SKEW1
(1)
t
ENH
t
ENS
2766 drw 10
注释:
1. 当 t
SKEW2
最小 规格, t
FRL
(最大) = t
CLK
+ t
SKEW2
. 当 t
SKEW2
< 最小 规格, t
FRL
(最大) = 也
2*t
CLK
+ t
skew2 或者
t
CLK
+ t
SKEW2
. 这 latency 定时 应用 仅有的 在 这 empty boundary (
EF
= 低).
2. 这 第一 文字 是 有 这 循环 之后
EF
变得 高, 总是.