12
fn9049.7
12月 28, 2004
如果 加载 步伐 是 强 足够的 至 拉 输出 电压 更小的
比 这 欠压 门槛, 这 碎片 shuts 向下
立即.
因为 的 这 nature 的这 使用 电流 感觉到
技巧, 和 至 accommodate 宽 范围 的 这 r
ds(在)
变化, 这 值 的 这 overcurrent 门槛 应当
代表 超载 电流 关于 150%...180% 的 这
名义上的 值. 如果 更多 precise 电流 保护 是 desired,
一个 电流 sense 电阻 placed 在 序列 和 这 更小的
场效应晶体管 源 将 是 使用.
超（电）压 保护
应当 这 输出 电压 increase 在 115% 的 这 正常的
值 预定的 至 这 upper 场效应晶体管 失败, 或者 其它 reasons,
这 超（电）压 保护比较器 将 强迫 这
同步的 整流器 门 驱动器 高. 这个 action actively
pulls 向下 这 输出 电压 和 eventually attempts 至
blow 这 电池 fuse. 作 soon 作 这 输出 电压 drops
在下 这 门槛, 这 ovp 比较器 是 disengaged.
这个 ovp scheme 提供 一个 ‘soft’ crowbar 函数 这个
helps 至 tackle severe 加载 过往旅客 和 做 不 invert 这
输出 电压 当 使活动 - 一个 一般 问题 为 ovp
schemes 和 一个 获得.
在-温度 保护
这 碎片 包含 一个 over-温度 保护 电路
那 shuts 这 碎片 向下 当 这 消逝 温度 的 150°c
是 reached. 正常的 运作 restores 在 消逝 温度
在下 125°c 通过 the 全部 软-开始 循环.
ddr 应用
翻倍 数据 比率 (ddr) 记忆 碎片 是 预期的 至 引领
这 放置 的 传统的 记忆 在 许多 newly 设计
计算机, 包含 高-终止notebooks, 预定的 至 增加
throughput. 一个 novel 特性 有关联的 和 这个 类型 的
记忆 是 新 referencing 和 数据 总线 末端
技巧. 这些 技巧 雇用 一个 涉及 电压,
vref, 那 轨道 这 center 要点 的 vddq 和 vss
电压 和 一个 额外的 vtt 电源 源 至 这个 所有
terminating 电阻器 是 connected. despite这 额外的
电源 源, 这 整体的 记忆 电源 消耗量 是
减少 对照的 至 传统的 末端.
这 增加 电源 源 有 一个 cluster 的 (所需的)东西 那
应当 是 observed 和 考虑. 预定的 至 减少
差别的 门槛 的 ddr 记忆, 这 末端
电源 供应 电压, vtt, 将要 closely 追踪 vddq/2
电压. 另一 非常 重要的特性 为 这 末端
电源 供应 是 一个 能力 至 equally 运作 在 sourcing
和 sinking 模式. 这 vtt 供应 将要 regulate 这 输出
电压 和 这 一样 程度 的 精确 当 电流 是
floating 从 这 供应 至 这 加载 和 当 这 电流 是
diverted 后面的 从 这 加载 在 这 电源 供应. 这 last
模式 的 运作 通常地 conflicts 和 这 方法 大多数 pwm
控制者 运作.
这 isl6225 双 频道 pwm 控制 possesses
一些 重要的 意思 那 准许 reconfiguration 为 这个
particular 应用 和 provide 所有 三 电压 必需的
在 ddr 记忆-一致的 计算机.
至 reconfigure 这 isl6225 为 一个 完全 ddr 解决方案, 这
ddr 管脚 将要 是 permanently 设置 高. 这 simplest 方法 至
做 那 是 至 连接 它 至 这 v
CC
栏杆. 这个 activates 一些
功能 inside 这 碎片 那是 明确的 至 这 ddr
记忆 电源 needs.
在 这 ddr 应用 提交 在 计算数量 14 和 15, 这
第一 控制 regulates 这vddq 栏杆 至 2.5v. 这 输出
电压 是 设置 用 一个 外部 分隔物 r3 和 r5. 这 第二
控制 regulates 这 vtt 栏杆 至 vddq/2. 这 ocset2
管脚 函数 是 now 不同的. 这 管脚 serves now 作 一个 输入
那 brings vddq/2 电压 创建 用 r4 和 r6 分隔物
inside 这 碎片. 那 effectively 提供 一个 追踪 函数
为 这 vtt 电压.
这 pg2 管脚 函数 是 也 不同的 在 ddr 模式. 这个 管脚
变为 这 输出 的 这 缓存区, 这个 输入 是 连接
通过 这 ocset2 管脚 至 这 center 要点 的 这 r/r 分隔物
从 这 vddq 输出. 这 缓存区 输出 电压 serves 作
1.25v 涉及 为 这 ddr 记忆 碎片. 电流
能力 的 这个 管脚 是 关于 10ma.
为 这 vtt 频道 一些 控制 和 protective 功能
能 是 significantly simplified 作这个 输出 是 获得 从
这 vddq 输出. 为 example, 这 overcurrent 和
超（电）压 protections 为这 第二 控制 是
无能 当 这 ddr 管脚 是 设置 高. 这 hysteretic 模式
的 运作 是 也 无能 在 这 vtt 频道 至 准许
sinking 能力 至 是 独立 从 这 加载 水平的. 作
这 vtt 频道 轨道 这 vddq/2 电压, 这 软-开始
函数 是 不 必需的 和 这 soft2 管脚 将 是 left 打开.
频道 synchronization 在 ddr
产品
存在 的 二 pwm 控制者 在 这 一样 消逝 需要
频道 同步 至 减少 inter 频道 干扰
那 将 导致 这 职责 因素jitter 和 增加 输出
波纹. 这 pwm 控制 是mostly 敏感 至 噪音
当 一个 错误 信号 在 这 输入 的 这 pwm 比较器
approaches 这 decision 制造 要点. false triggering 能
出现 造成 jitter 和 影响 这 输出 规章制度.
输出-的-阶段 运作 是 一个 一般 approach 至
同步 双 频道 转换器 作 它 减少 一个 输入
电流 波纹 和 提供 一个 最小 干扰 为
途径 那 控制 不同的电压 水平. 当 使用 在
ddr 应用 和 倾泻 转换器 (vtt 发生
从 vddq), 这 转变-在 的 这 upper 场效应晶体管 在 这 vddq
频道 发生 至 是 just 在之前 这 decision 制造 要点
在 这 vtt 频道 那 是 运动 和 一个 职责-因素 关闭 至
50%, 作 在 图示 10.
ISL6225
: 点此下载
