首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:929390
 
资料名称:MC145156P2
 
文件大小: 718K
   
说明
 
介绍:
Parallel-Input PLL Frequency Synthesizer
 
 


: 点此下载
  浏览型号MC145156P2的Datasheet PDF文件第14页
14
浏览型号MC145156P2的Datasheet PDF文件第15页
15
浏览型号MC145156P2的Datasheet PDF文件第16页
16
浏览型号MC145156P2的Datasheet PDF文件第17页
17

18
浏览型号MC145156P2的Datasheet PDF文件第19页
19
浏览型号MC145156P2的Datasheet PDF文件第20页
20
浏览型号MC145156P2的Datasheet PDF文件第21页
21
浏览型号MC145156P2的Datasheet PDF文件第22页
22
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
mc145151–2 通过 mc145158–2
MOTOROLA
18
14–bit 变换 寄存器
14–BIT
÷
n 计数器
φ
V
mc145157–2 块 图解
φ
R
涉及 计数器 获得
阶段
探测器
B
阶段
探测器
一个
发现
LD
PD
输出
f
OSC
OSC
输出
ENB
14
14
14–bit 变换 寄存器
数据
CLK
14
REF
输出
÷
n 计数器 获得
14–BIT
÷
r 计数器
14
s/r
输出
f
R
f
V
1–BIT
控制
s/r
管脚 描述
输入 管脚
f
频率 输入 (管脚 8)
输入频率 从 vco 输出. 一个 rising 边缘 信号
这个inputdecrements the
÷
n counter. this input h一个s 一个n
inverter biased in the linear region to 一个llow usewith一个c
结合信号 作 低 作 500 mv p–p.为 大 振幅
信号(标准cmos 逻辑 水平), 直流 连接 将 是
使用.
clk, 数据
变换 时钟, 串行 数据 输入 (管脚 9, 10)
各自low–to–high 转变的 这 时钟 shifts 一个 位 的
数据在 这 on–chip变换 寄存器. 这 last 数据 位 entered
确定这个 计数器 存储 获得 是 使活动; 一个 逻辑1
选择这 涉及 计数器 获得 和 一个 逻辑 0 选择 这
÷
n 计数器 获得. 这 entry format 是 作 跟随:
LSB
MSB
控制
第一 数据 位 在 变换 寄存器
ENB
获得 使能 输入 (管脚 11)
一个逻辑 高 在 这个 管脚 latches 这数据 从 这 变换 regis-
ter在 这 涉及 分隔物 或者
÷
n latches 取决于 在 这
控制位. 这 涉及 分隔物 latches 是使活动 如果 这
控制位 是 在 一个 逻辑 高 和 这
÷
n latches 是 使活动
如果这 控制 位 是 在 一个 逻辑 低. 一个 逻辑 低 在 这个 管脚准许
user to change the d一个 in the shift registers without
affecting 这 counters. enb 是 正常情况下 低 和 是 搏动
高 至 转移 数据 至 这 latches.
OSC
, osc
输出
涉及 振荡器 输入/输出 (管脚 1, 2)
这些管脚 表格 一个 on–chip 涉及 振荡器 当 con-
nected至 terminals 的 一个 外部 并行的 resonant 结晶.
频率设置 电容 的 适合的 值 必须
连接从 oSC
至 地面 和OSC
输出
至 地面.
OSC
将 也 提供 作 这 输入 为 一个externally–gener-
ated涉及 信号. 这个 信号 是 典型地 交流 结合 至
OSC
,but f或者larger 一个mplitude signals (standard cMOS
逻辑水平) 直流 连接将 也 是 使用. 在 这 外部
涉及 模式, 非 连接 是 必需的 至 osc
输出
.
输出 管脚
PD
输出
single–ended 阶段 探测器 一个 输出 (管脚 5)
这个single–ended (three–state) pe detector output
生产一个 loop–error 信号 那 是 使用 和 一个 循环 过滤 至
控制 一个 vco.
频率 f
V
> f
R
或者 f
V
leading: 负的 脉冲
频率 f
V
< f
R
或者 f
V
lagging: 积极的 脉冲
频率 f
V
= f
R
和 阶段 coincidence: high–imped-
ance 状态
φ
R
,
φ
V
double–ended 阶段 探测器 b 输出 (管脚 16, 15)
这些 输出能 是 联合的 externally 为 一个 loop–error
信号.一个 single–ended 输出 是 也 有为 这个 pur-
pose (看
PD
输出
).
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com