首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:929390
 
资料名称:MC145156P2
 
文件大小: 718K
   
说明
 
介绍:
Parallel-Input PLL Frequency Synthesizer
 
 


: 点此下载
  浏览型号MC145156P2的Datasheet PDF文件第18页
18
浏览型号MC145156P2的Datasheet PDF文件第19页
19
浏览型号MC145156P2的Datasheet PDF文件第20页
20
浏览型号MC145156P2的Datasheet PDF文件第21页
21

22
浏览型号MC145156P2的Datasheet PDF文件第23页
23
浏览型号MC145156P2的Datasheet PDF文件第24页
24
浏览型号MC145156P2的Datasheet PDF文件第25页
25
浏览型号MC145156P2的Datasheet PDF文件第26页
26
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
mc145151–2 通过 mc145158–2
MOTOROLA
22
输出 管脚
PD
输出
阶段 探测器 一个 输出 (管脚 5)
这个single–ended (three–state) pe detector output
生产一个 loop–error 信号 那 是 使用 和 一个 循环 过滤 至
控制 一个 vco.
频率 f
V
> f
R
或者 f
V
leading: 负的 脉冲
频率 f
V
< f
R
或者 f
V
lagging: 积极的 脉冲
频率 f
V
= f
R
和 阶段 coincidence: high–imped-
ance 状态
φ
R
,
φ
V
阶段 探测器 b 输出 (管脚 16, 15)
Double–ended阶段 探测器 输出. 这些 输出 能
combined externally for 一个 loop–error signal. 一个 single–
结束 输出 是 也 有 为 这个 目的 (看
PD
输出
).
如果频率 f
V
是 更好 比 f
R
或者 如果 这 阶段 的 f
V
leading,然后 错误 信息 是 提供 用
φ
V
pulsing 低.
φ
R
仍然是 essentially 高.
如果这 频率 f
V
是 较少 比 f
R
或者 如果 这 阶段 的 f
V
lagging,然后 错误 信息 是 提供 用
φ
R
pulsing 低.
φ
V
仍然是 essentially 高.
如果这 频率 的 f
V
= f
R
和 两个都 是 在 阶段, 然后 两个都
φ
V
一个nd
φ
R
remain high except for 一个 small minimum time
时期 当 两个都 脉冲波 低 在 阶段.
MC
dual–modulus prescale 控制 输出 (管脚 12)
这个输出 发生 一个 信号 用 这 on–chip 控制 逻辑
电路系统controlling 一个 外部 dual–modulus 预分频器.
mc 水平的 是 低 在 这 beginning 的 一个 计数 循环 和
仍然是 低 直到 这
÷
一个 计数器 有 counted 向下 从 它的
编写程序值. 在 这个 时间, mc 变得 高 和 仍然是
直到 这
÷
n 计数器有 counted 这 rest 的 这 方法
向下从 它的编写程序 值 (n – 一个 额外的 counts
自从 两个都
÷
n 和
÷
一个是 counting 向下 在 这 第一 por-
tion的 这 循环). mc 是 然后 设置 后面的 低, 这 counters 前-
设置至 它们的 各自的 编写程序 值, 和 这在之上
sequence重复的. 这个 提供 为 一个 总的可编程序的
分隔值 (n
T
) = n
p + 一个 在哪里 p 和 p + 1 代表 这
dual–modulus预分频器 分隔 值 各自 为 高
低 modulus 控制 水平, n 这 号码编写程序
在 这
÷
n 计数器, 和 一个 这 号码 编写程序 在 这
÷
一个 计数器. 便条 那 当 一个 预分频器 是 需要, 这dual–
modulusversion offers一个 distinct 一个dvantage. the dual–
modulus 预分频器准许一个 高等级的 涉及 频率 在
阶段 探测器输入, 增加 系统 效能 ca-
pability, 和 simplifying 这 循环 过滤 设计.
f
R
, f
V
r 计数器 输出, n 计数器 输出 (管脚 13, 3)
缓冲,分隔 涉及 和 f
频率 输出. 这
f
R
和 f
V
输出 是 连接 内部 至 这
÷
R
÷
n 计数器 输出 各自, 准许 这 counters 至 是
使用independently, 作 好作 monitoring 这 阶段 探测器
输入.
LD
锁 探测器 输出 (管脚 7)
这个输出 是 essentially 在 一个 高 水平的 当 这 循环 是
锁 (f
R
, f
V
的 一样 阶段 和 频率), 和 脉冲 低
当 循环 是 输出 的 锁.
REF
输出
缓冲 涉及 振荡器 输出 (管脚 14)
这个输出 能 是 使用 作 一个 第二 local 振荡器, 谈及-
ence振荡器至 另一 频率 synthesizer, 或者 作 这
系统 时钟 至 一个 微处理器 控制.
电源 供应
V
DD
积极的 电源 供应 (管脚 4)
积极的 电源 供应 潜在的. 这个管脚 将 范围
从 + 3 至 + 9 v 和 遵守 至 v
SS
.
V
SS
负的 电源 供应 (管脚 6)
most negative supplypotential. this pin is usually
地面.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com