管脚 功能
mc68hc705kj1 • mc68hrc705kj1 • mc68hlc705kj1 数据 薄板, rev. 4.1
freescale 半导体 19
1.4.2.4 外部 时钟
一个 外部 时钟 从 另一 cmos-兼容 device 能 是 连接 至 这 osc1 输入, 和 这
osc2 输入 不 连接, 作 显示 在图示 1-8. 这个 配置 是 可能 regardless 的 whether
这 结晶/陶瓷的 共振器 或者这 rc 振荡器 是 使能.
图示 1-8. 外部 时钟 连接
1.4.3 重置
应用 一个 逻辑 0 至 这 重置管脚 forces 这 mcu 至 一个 知道 startup 状态. 一个 内部的 重置 也 pulls
这 重置
管脚 低. 一个 内部的 电阻 至 v
DD
pulls 这 重置管脚 高. 一个 steering 二极管 在 这
重置
和 v
DD
管脚 discharges 任何 重置管脚 电压 当 电源 是 移除 从 这 mcu. 这
重置
管脚 包含 一个 内部的 施密特 触发 至 improve 它的 噪音 免除 作 一个 输入. 谈及 至
chapter 8 resets 和 中断为 更多 信息.
1.4.4 irq/v
PP
这 外部 中断/程序编制 电压 管脚 (irq/v
PP
) 驱动 这 异步的 irq 中断 函数
的 这 cpu. additionally, 它 是 使用 至 程序这 用户 非易失存储器 和 掩饰 选项 寄存器. (看
chapter 2 记忆和chapter 5 外部 中断 单元 (irq).)
这 水平的 位 在 这 掩饰 选项 寄存器 提供 负的 边缘-敏感的triggering 或者 两个都 负的
边缘-敏感的 和 低 水平的-敏感的 triggering 为 这 中断 函数.
如果 水平的-敏感的 triggering 是 选择, 这 irq
/v
PP
输入 需要 一个 外部 电阻 至 v
DD
为 连线的-或者
运作. 如果 这 irq
/v
PP
管脚 是 不 使用, 它 必须 是 系 至 这 v
DD
供应.
这 irq
/v
PP
管脚 包含 一个 内部的 施密特 触发 作 part 的 它的 输入 至 improve 噪音 免除. 这
电压 在 这个 管脚 应当 不 超过 v
DD
除了 当 这 管脚 是 正在 使用 为 程序编制 这
非易失存储器.
便条
这 掩饰 选项 寄存器 能 使能 这 pa0
–
PA3
管脚 至 函数 作
外部 中断 管脚.
1.4.5 pa0–pa7
这些 第八 输入/输出 (i/o) 线条 comprise 端口一个, 一个 一般-目的 双向的 i/o 端口. (see
chapter 5 外部 中断 单元 (irq)为 信息 在 pa0–pa3 外部 中断.)
1.4.6 pb2 和 pb3
这些 二 i/o 线条 comprise 端口 b, 一个 一般-目的 双向的 i/o 端口.
MCU
外部
cmos 时钟
OSC1
OSC2
: 点此下载
