6.42
2
idt71v2556, idt71v2558, 128k x 36, 256k x 18, 3.3v 同步的 zbt™ srams
和 2.5v i/o, burst 计数器, 和 pipelined 输出 商业的 和 工业的 温度 范围
便条:
1. 所有 同步的 输入 必须 满足 指定 建制 和 支撑 时间 和 遵守 至 clk.
标识 管脚 函数 i/o 起作用的 描述
一个
0
-一个
17
地址 输入 I n/一个 同步的 地址 输入. 这 地址 寄存器 是 triggered 用 一个 结合体 的 这 rising 边缘 的
clk, adv/
低,
低, 和 真实 碎片使能.
adv/
进步 / load I n/一个 adv/
是一个 synchronous input 那 是使用d 至load 这internal reg isters 和 新 增加ress和control
当它是抽样 低 在这rising边缘的时钟 和 这 碎片选择.当adv/
是 低 和 这
碎片 deselected,任何 burst 在progress 是terminated.当adv/
是 抽样 高 然后这内部的
burst 计数器 是 先进的为任何 burst 那是 在 progress.这外部地址是ignored
当 adv/
是 样本d 高.
r/
Read/Write I n/一个 r/
信号 是 一个 synchronous 输入 那 identifies whether 这 电流 加载 循环initiated 是 一个 读 或者
写 进入至 这 记忆 排列.这 数据总线activity 为 这电流 循环takes放置 二 时钟
循环 后来的.
Clock使能 I 低 同步的 时钟使能Input.当
是 抽样 高,所有 其它同步的 输入,包含
时钟 是 ignored和输出仍然是 不变. 这 效应的
样本d 高 在这设备
输出 是 作 如果 这 低 至 高 时钟 转变 did 不 出现. 为 正常的 运作,
必须 是
抽样低 在rising边缘的时钟.
1
-
4
Individual 字节
写 enables
I 低 Synchrono美国byte写 使能s. each 9-b它字节 有 它的 自己的起作用的 低 字节 写使能. 在加载
writecycles(when r/
和 adv/
是 抽样 低) 这 适合的 字节 写 信号 (
1
-
4
)
必须 是 有效的. 这 字节 写 信号 必须 也 是 有效的 在 各自 循环 的 一个 burst 写. 字节 写
signals是ignored当 r/
是 抽样 高. 这 适合的 字节(s) 的 数据 是 写 在 这
设备 二 循环 后来的.
1
-
4
能 所有 是系 低 如果 总是 doing 写 至这 全部 36-位 word.
1
,
2
碎片Enables I 低 Sy nchro非美国 activelow碎片 enable.
1
和
2
是 使用 和 ce
2
至enable这idt71v2556/58.
(
1
或者
2
抽样 高 或者 ce
2
抽样 低) 和 adv/
低 在这rising edge 的 时钟,initiates一个
deselect 循环. 这 zbt
TM
有 一个 二 循环 deselect, i.e., 这数据 总线 将 触发-状态 二 时钟 循环
之后 deselect 是 initiated.
CE
2
碎片Enable I 高 Synchrono美国 起作用的high碎片使能.CE
2
是 使用d 和
1
和
2
至使能这碎片. ce
2
有
inverted 极性 但是 否则 完全同样的 至
1
和
2
.
CLK 时钟 I n/一个 这个 是 这时钟输入至 这 idt71v2556/58.除了为
, 所有 定时 references 为这 设备 是
制造 和 遵守 至 这rising 边缘 的 clk.
i/o
0
-i/o
31
i/o
P1
-i/o
P4
数据输入/输出 i/o n/一个 同步的数据 输入/输出 (i/o)管脚. 两个都这数据输入 path和 数据输出path是 注册
和 triggered 用 这 rising 边缘 的 clk.
直线的 burst 顺序 I 低 burst 顺序 选择 输入. 当
是 高 这 interleaved burst sequence 是选择. 当
是低这 直线的 burstsequence是 选择.
是一个 staticinput 和它 must 非t changeduring
设备 运作.
输出 使能 I 低 作ynchronousoutput enable.
必须 below 至read data from 这71v2556/58. when
是 高 这
i/o 管脚 是 在 一个 高-阻抗 状态.
做不需要至是 actively 控制 为读和写
cycles. 在 正常的 ope比率n,
能 是 系 低.
TMS 测试 模式 选择 I n/一个
给 输入 command 为 tap 控制. 抽样 在 rising 边缘 的 tdk. 这个 管脚 有 一个 内部的
pullup.
TDI Test 数据 input I n/一个
串行 输入 的 寄存器 放置 between tdi 和 tdo. 抽样 在 rising 边缘 的 tck. 这个 管脚 有
一个 internalpullup.
TCK Te st clock I n/一个
时钟输入的tap 控制. 各自TAP事件是clocked.测试输入是 captured 在rising边缘的
tck, 当 测试 输出 是 驱动 从 这 下落 边缘 的 tck. 这个 管脚 有 一个 内部的 pullup.
TDO Test 数据 output O n/一个
串行 输出 的 寄存器 放置 在 tdi 和 tdo. 这个 输出 是 起作用的 取决于 在 这 状态 的
这tap controller.
jtag 重置
(运算tional)
ILOW
optional 异步的 jtag 重置. 能 是 使用 至 重置 这 tap 控制, 但是 不 必需的. jtag
re设置 occurs 自动matically在 po我们r向上和alsoresets美国ing tms 和tck per ieee1149.1.如果非t
使用
能 beleft floating. 这个 p在 有 一个 internal pullup.
ZZ 睡眠 模式 I 高
Synchrono美国 睡眠 模式输入. zz 高 将 gate 这 clk internally 和 power 向下 这
IDT71V2556/2558 至 它的lowest power consumption level. 数据 retention 是 guaranteedin sleepMode.
这个 p在 有 一个 internal pulldown
V
DD
电源 供应 n/一个 n/一个 3.3v 核心 电源 供应.
V
DDQ
电源 供应 n/一个 n/一个 2.5v i/o supply.
V
SS
Ground n/一个 n/一个 Ground.
4875 tbl02
: 点此下载
