www.fairchildsemi.com 10
MM74HC4046
详细地 电路 描述
(持续)
图示 4. 典型 阶段 比较器 i. 波形
因此 在 正常的 运作 v
CC
和 地面 电压 水平
是 喂养 至 这 循环 过滤. 这个 differs 从 一些 阶段
detectors 这个 供应 一个 电流 输出 至 这 循环 过滤
和 这个 应当 是 考虑 在 这 设计. (这 cd4046
也 提供 一个 电压.)
图示 5 显示 这 状态 tables 为 所有 三 comparators.
阶段 比较器 i
这个 比较器 是 一个 简单的 xor 门 类似的 至 这
74hc86, 和 它的 运作 是 类似的 至 一个 过载 bal-
anced modulator. 至 maximize 锁 范围 这 输入 fre-
quencies 必须 有 一个 50% 职责 循环. 典型 输入 和
输出 波形 是 显示 在 图示 4. 这 输出 的 这
阶段 探测器 feeds 这 循环 过滤 这个 averages 这 输出-
放 电压. 这 频率 范围 在之上 这个 这 pll 将
锁 面向 如果 initially 输出 的 锁 是 定义 作 这 俘获
范围. 这 俘获 范围 为 阶段 探测器 i 是 依赖
在 这 循环 过滤 运用. 这 俘获 范围 能 是 作
大 作 这 锁 范围 这个 是 equal 至 这 vco fre-
quency 范围.
至 看 如何 这 探测器 运作 谈及 至 图示 4. 当
二 正方形的 波 输入 是 应用 至 这个 比较器, 一个
输出 波形 谁的 职责 循环 是 依赖 在 这
阶段 区别 在 这 二 信号 结果. 作 这
阶段 区别 增加 这 输出 职责 循环 增加
和 这 电压 之后 这 循环 过滤 增加. 因此 在 顺序
至 达到 锁, 当 这 pll 输入 频率 增加
这 vco 输入 电压 必须 增加 和 这 阶段 differ-
ence 在 比较器 在 和 信号 在 将 增加. 在
一个 输入 频率 equal f
最小值
, 这 vco 输入 是 在 0v 和
这个 需要 这 阶段 探测器 输出 至 是 地面 hence
这 二 输入 信号 必须 是 在 阶段. 当 这 输入 fre-
quency 是 f
最大值
然后 这 vco 输入 必须 是 v
CC
和 这
阶段 探测器 输入 必须 是 180
°
输出 的 阶段.
这 xor 是 更多 敏感 至 locking 面向 和声学 的
这 信号 输入 比 这 数字的 阶段 探测器 ii. 这个 能
是 seen 用 noticing 那 一个 信号 2 时间 这 vco fre-
quency 结果 在 这 一样 输出 职责 循环 作 一个 信号
equal 这 vco 频率. 这 区别 是 那 这 输出
频率 的 这 2f 例子 是 两次 那 的 这 其它 exam-
ple. 这 循环 过滤 和 这 vco 范围 应当 是 设计
至 阻止 locking 在 至 和声学.
阶段 比较器 ii
这个 探测器 是 一个 数字的 记忆 网络. 它 组成 的 四
flip-flops 和 一些 gating 逻辑, 一个 三 状态 输出 和 一个
阶段 脉冲波 输出 作 显示 在 图示 6. 这个 比较器
acts 仅有的 在 这 积极的 edges 的 这 输入 信号 和 是
因此 独立 的 信号 职责 循环.
阶段 比较器 ii 运作 在 此类 一个 方法 作 至 强迫 这
pll 在 锁 和 0 阶段 区别 在 这 vco
输出 和 这 信号 输入 积极的 波形 edges. 图-
ure 7 显示 一些 典型 循环 波形. 第一 假设
那 这 信号 输入 阶段 是 leading 这 比较器 输入.
这个 意思 那 这 vco
’
s 频率 必须 是 增加 至
bring 它的 leading 边缘 在 恰当的 阶段 排成直线. 因此
这 阶段 探测器 ii 输出 是 设置 高. 这个 将 导致 这
循环 过滤 至 承担 向上 这 vco 输入 增加 这 vco
频率. once 这 leading 边缘 的 这 比较器 输入
是 发现 这 输出 变得 3-状态 支持 这 vco
输入 在 这 循环 过滤 电压. 如果 这 vco 安静的 lags 这 sig-
nal 然后 这 阶段 探测器 将 又一次 承担 向上 至 vco
输入 为 这 时间 在 这 leading edges 的 两个都 波-
形式.
: 点此下载
