16/26
¡ 半导体
msm82c55a-2rs/gs/vjs
(b) 当 组 一个 是 模式 1 输入 和 组 b 是 模式 1 输出.
¥
011/01101
D
7
D
6
D
5
D
4
D
3
D
2
D
1
D
0
选择 的 i/o 的 pc
6
和 pc
7
当 不 定义 作 一个 控制 管脚.
STB
一个
IBF
一个
INTR
一个
i/o
PC
4
PC
5
PC
3
PC
6
, pc
7
PA
7
- pa
0
组 一个: 模式 1 输入
组 b: 模式 1 输出
OBF
B
ACK
B
INTR
B
PC
1
PC
2
PC
0
铅
7
- 铅
0
8
RD
2
1 = 输入
0 = 输出
8
8
2
WR
3. 模式 2 (strobe 双向的 总线 i/o 运作)
在 模式 2, 它 是 可能 至 转移 数据 在 2 方向 通过 一个 单独的 8-位 端口. 这个
运作 是 akin 至 一个 结合体 在 输入 和 输出 行动. 端口 c waits 为
这 控制 信号 在 这个 情况, too. 模式 2 是 有 仅有的 为 组 一个, 不管怎样.
next, 一个 描述 是 制造 在 模式 2.
OBF
(输出 缓存区 全部 标记 输出)
这个 信号 当 转变 至 低 水平的 indicates 那 数据 有 被 写 至 这 内部的
输出 获得 在之上 receipt 的 这
WR
信号 从 这 cpu. 在 这个 时间, 端口 一个 是 安静的 在 这
高 阻抗 状态 和 这 数据 是 不 还 输出 至 这 外部. 这个 信号 转变 至 低
水平的 在 这 rising 边缘 的 这 wr 和 高 水平的 在 这 下落 边缘 的 这
ACK
.
ACK
(acknowledge 输入)
当 一个 低 水平的 信号 是 输入 至 这个 管脚, 这 高 阻抗 状态 的 端口 一个 是 cleared,
这 缓存区 是 使能, 和 这 数据 写 至 这 内部的 输出 获得 是 输出 至 端口 一个.
当 这 输入 returns 至 高 水平的, 端口 一个 是 制造 在 这 高 阻抗 状态.
STB
(strobe 输入)
当 这个 信号 转变 至 低 水平的, 这 数据 输出 至 这 端口 从 这 管脚 是 fetched 在
这 内部的 输入 获得. 这 数据 是 输出 至 这 数据 总线 在之上 receipt 的 这 rd 信号 从
这 cpu, 但是 它 仍然是 在 这 高 阻抗 状态 直到 然后.
ibf (输入 缓存区 全部 标记 输出)
这个 信号 当 转变 至 高 水平的 indicates 那 数据 从 这 管脚 有 被 fetched 在
这 输入 获得. 这个 信号 转变 至 高 水平的 在 这 下落 边缘 的 这
STB
和 低 水平的
在 这 rising 边缘 的 这
RD
.
: 点此下载
