rev. 0–10–
ad5530/ad5531
2v/div
2v/div
PD
V
输出
V
DD
= +15v
V
SS
=
–
15V
refin = +5v
refagnd = 0v
T
一个
= +25
C
tpc 13. 典型 电源-向下 时间
一般 描述
dac architecture
这 ad5530/ad5531 是 管脚-兼容 12-/14-位 dacs.
这 ad5530 组成 的 一个 笔直地 12-位 r-2r 电压 模式 dac,
当 这 ad5531 组成 的 一个 14-位 r-2r 部分. 使用 一个 +5 V
涉及 连接 至 这 refin 管脚 和 refagnd 系 至
0 v, 一个 双极
±
10 v 电压 输出 结果. 这 dac 编码 是
笔直地 二进制的.
串行 接口
串行 数据 在 这 sdin 输入 是 承载 至 这 输入 寄存器 下面
这 控制 的 sclk,
同步
, 和
LDAC
. 一个 写 运作
transfers 一个 16-位 文字 至 这 ad5530/ad5531. 计算数量 1 和 2
显示 这 定时 图解. 图示 3 显示 这 内容 的 这
输入 变换 寄存器. twelve 或者 14 位 的 这 串行 文字 是 数据
位; 这 rest 是 don
’
t cares.
X X D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 X X
数据 位
db15 (msb) db0 (lsb)
图示 3a. ad5530 输入 变换 寄存器 内容
X X D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
数据 位
db15 (msb) db0 (lsb)
图示 3b. ad5531 输入 变换 寄存器 内容
这 串行 文字 是 framed 用 这 信号,
同步
. 之后 一个 高 至 低
转变 在
同步
, 数据 是 latched 在 这 输入 变换 寄存器
在 这 下落 edges 的 sclk. 那里 是 二 方法 在 这个 这
dac 寄存器 和 输出 将 是 updated. 这
LDAC
信号 是
examined 在 这 下落 边缘 的
同步
; 取决于 在 它的 状态,
也 一个 同步的 或者 异步的 更新 是 选择. 如果
LDAC
是 低, 然后 这 dac 寄存器 和 输出 是 updated 在
这 低 至 高 转变 的
同步
. alternatively, 如果
LDAC
是
高 在之上 抽样, 这 dac 寄存器 是 不 承载 和 这
新 数据 在 一个 rising 边缘 的
同步
. 这 内容 的 这 dac
寄存器 和 这 输出 电压 将 是 updated 用 bringing
LDAC
低 任何 时间 之后 这 16-位 数据 转移 是 完全.
LDAC
将 是 系 permanently 低 如果 必需的. 一个 simplified
图解 的 这 输入 加载 电路系统 是 illustrated 在 图示 4.
LDAC
12-/14-位 dac
dac 寄存器
同步 寄存器
16-位 变换
寄存器
同步
SDIN
REFIN
14
14
14
输出
SDO
图示 4. simplified 串行 接口
数据 写 至 这 部分 通过 sdin 是 有 在 这 sdo 管脚
16 clocks 后来的 如果 这 readback 函数 是 不 使用. sdo 数据 是
clocked 输出 在 这 下落 边缘 的 这 串行 时钟 和 一些 延迟.
PD
函数
这
PD
管脚 准许 这 用户 至 放置 这 设备 在 电源-向下
模式. 当 在 这个 模式, 电源 消耗量 是 在 一个 最小;
这 设备 牵引 仅有的 50
µ
一个 的 电流. 这
PD
函数 做
不 影响 这 内容 的 这 dac 寄存器.
readback 函数
这 ad5530/ad5531 准许 这 数据 包含 在 这 dac
寄存器 至 是 读 后面的 如果 必需的. 这 管脚 involved 是 这
RBEN
和 sdo (串行 数据 输出). 当
RBEN
是 带去 低, 在
这 next 下落 边缘 的 sclk, 这 内容 的 这 dac 寄存器
是 transferred 至 这 变换 寄存器.
RBEN
将 是 使用 至 框架
这 readback 数据 用 leaving 它 低 为 16 时钟 循环, 或者 它 将
是 asserted 高 之后 这 必需的 支撑 时间. 这 变换 寄存器
包含 这 dac 寄存器 数据 和 这个 是 shifted 输出 在 这
sdo 线条 在 各自 下落 边缘 的 sclk 和 一些 延迟. 这个
确保 这 数据 在 这 串行 数据 输出 管脚 是 有效的 为 这
下落 边缘 的 这 接到 部分. 这 二 msbs 的 这 16-位
文字 将 是
‘
0
’
s.
CLR
函数
这 下落 边缘 的
CLR
导致 v
输出
至 是 重置 至 这 一样
潜在的 作 dutgnd. 这 内容 的 这 寄存器 仍然是
不变, 所以这 用户 能 再装填 这 previous 数据 和
LDAC
之后
CLR
是 asserted 高. alternatively, 如果
LDAC
是 系 低,
这 输出 将 是 承载 和 这 内容 的 这 dac 寄存器
automatically 之后
CLR
是 brought 高.
输出 电压
这 dac 转移 函数 是 作 跟随:
V REFIN REFAGND
D
E AGND REFIN DUTGND
输出
N
=× × +× −
22
2
2[
–
]
–
RF
在哪里:
D
是 这 decimal 数据 文字 承载 至 这 dac 寄存器,
N
是 这 决议 的 这 dac.
双极 配置
图示 5 显示 这 ad5530/ad5531 在 一个 双极 电路 configu-
限定. refin 是 驱动 用 这 ad586, 5 v 涉及, 当 这
refagnd 和 dutgnd 管脚 是 系 至 地. 这个 结果
在 一个 双极 输出 电压 ranging 从
–
10 v 至 +10 v. 电阻
r1 是 提供 (如果 必需的) 为 增益 调整. 图示 6 显示 这
转移 函数 的 这 dac 当 refagnd 是 系 至 0 v.
: 点此下载
