rev. 0
ad5530/ad5531
–11–
REFIN
REFAGND
V
输出
地
DUTGND
ad5530/
AD5531
*
V
输出
V
SS
AD586
信号
地
C1
1
F
信号
地
–
15V
V
输出
(
–
10v 至 +10v)
2
6
5
4
8
*
额外的 管脚 omitted 为 clarity
+15V
R1
10k
图示 5. 双极
±
10 v 运作
2 refin
–2 refin
dac 输出 电压
0V
dac 输入 代号 000 001 (3)fff
图示 6. 输出 电压 vs. dac 输入 代号 (十六进制)
微处理器 接合
微处理器 接合 至 这 ad5530/ad5531 是 通过 一个 串行
总线 那 使用 标准 协议 兼容 和 微控制器
和 dsp processors. 这 communications 频道 是 一个 3-线
(最小) 接口 consisting 的 一个 时钟 信号, 一个 数据 信号,
和 一个 同步 信号. 这 ad5530/ad5531 需要 一个
16-位 数据 文字 和 数据 有效的 在 这 下落 边缘 的 sclk.
为 所有 这 接口, 这 dac 输出 更新 将 是 完毕
automatically 当 所有 这 数据 是 clocked 在 或者 asynchronously
下面 这 控制 的
LDAC
.
这 内容 的 这 dac 寄存器 将 是 读 使用 这 readback
函数.
RBEN
是 使用 至 框架 这 readback 数据, 这个 是
clocked 输出 在 sdo. 这 下列的 计算数量 illustrate 这些 dacs
接合 和 一个 简单的 4-线 接口. 这 串行 接口 的
这 ad5530/ad5531 将 是 运作 从 一个 最小 的
三 线.
ad5530/ad5531 至 adsp-21xx
一个 接口 在 这 ad5530/ad5531 和 这 adsp-21xx
是 显示 在 图示 7. 在 这 接口 例子 显示, sport0
是 使用 至 转移 数据 至 这 dac. 这 sport 控制 regis-
ter 应当 是 配置 作 跟随: 内部的 时钟 运作,
alternate framing 模式; 起作用的 低 framing 信号.
传递 是 initiated 用 writing 一个 文字 至 这 tx 寄存器
之后 这 sport 有 被 使能. 作 这 数据 是 clocked 输出 的
这 dsp 在 这 rising 边缘 的 sclk, 非 glue 逻辑 是 必需的 至
接口 这 dsp 至 这 dac. 在 这 接口 显示, 这 dac
输出 是 updated 使用 这
LDAC
管脚 通过 这 dsp. alternatively,
这
LDAC
输入 可以 是 系 permanently 低 和 然后 这
更新 takes 放置 automatically 当 tfs 是 带去 高.
ad5530/
AD5531
*
SCLK
SDIN
同步
TFS
DT
SCLK
adsp-2101/
adsp-2103
*
*
额外的 管脚 omitted 为 clarity
LDAC
FO
图示 7. ad5530/ad5531 至 adsp-21xx 接口
ad5530/ad5531 至 8051 接口
一个 串行 接口 在 这 ad5530/ad5531 和 这 8051 是
显示 在 图示 8. txd 的 这 8051 驱动 sclk 的 这 ad5530/
ad5531, 当 rxd 驱动 这 串行 数据 线条, sdin. p3.3 和
p3.4 是 位-可编程序的 管脚 在 这 串行 端口 和 是 使用
至 驱动
同步
和
LDAC
各自.
这 8051 提供 这 lsb 的 它的 sbuf 寄存器 作 这 第一 位 在
这 数据 stream. 这 用户 将 有 至 确保 那 这 数据 在 这
sbuf 寄存器 是 arranged correctly 作 这 dac expects msb 第一.
ad5530/
AD5531
*
SCLK
SDIN
同步
p3.3
RXD
TXD
80c51/80l51
*
*
额外的 管脚 omitted 为 clarity
LDAC
p3.4
图示 8. ad5530/ad5531 至 8051 接口
当 数据 是 至 是 transmitted 至 这 dac, p3.3 是 带去 低.
数据 在 rxd 是 clocked 输出 的 这 微控制器 在 这 rising
边缘 的 txd 和 是 有效的 在 这 下落 边缘. 作 一个 结果 非 glue
逻辑 是 必需的 在 这个 dac 和 微控制器 接口.
这 8051 transmits 数据 在 8-位 字节 和 仅有的 第八 下落 时钟
edges occurring 在 这 transmit 循环. 作 这 dac expects 一个
16-位 文字, p3.3 必须 是 left 低 之后 这 第一 8 位 是 transferred.
之后 这 第二 字节 有 被 transferred, 这 p3.3 线条 是 带去
高. 这 dac 将 是 updated 使用
LDAC
通过 p3.4 的 这 8051.
ad5530/ad5531 至 mc68hc11 接口
图示 9 显示 一个 例子 的 一个 串行 接口 在 这
ad5530/ad5531 和 这 mc68hc11 微控制器. sck
的 这 68hc11 驱动 这 sclk 的 这 dac, 当 这 mosi
输出 驱动 这 串行 数据 线条, sdin.
同步
是 驱动 从
一个 的 这 端口 线条, 在 这个 情况 pc7.
ad5530/
AD5531
*
SCLK
SDIN
同步
PC7
MOSI
SCK
MC68HC11
*
*
额外的 管脚 omitted 为 clarity
LDAC
PC6
图示 9. ad5530/ad5531 至 mc68hc11 接口
: 点此下载
