ad7834/ad7835
rev. 一个
–11–
V
输出
有 被 disconnected 从 这 dsg 管脚 用 这 opening
的 g
5
但是 将 追踪 这 电压 呈现 在 dsg 通过 这 统一体
增益 缓存区.
电源-在 和
LDAC
低,
CLR
高
在 许多 产品 的 这 ad7834/ad7835
LDAC
将 是
保持 continuously 低, 因此 updating 这 dac 之后 各自 有效的
数据 转移. 如果
LDAC
是 低 当 电源 是 应用, 然后 g
1
是
关闭 和 g
2
是 打开, 因此 连接 这 输出 的 这 dac
至 这 输入 的 这 输出 放大器. g
3
和 g
5
将 是 关闭
和 g
4
和 g
6
打开, 连接 这 放大器 作 一个 统一体 增益
缓存区, 作 在之前. v
输出
是 连接 至 dsg 通过 g
5
和 r (一个
薄的 影片 阻抗 在 dsg 和 v
输出
) 直到 v
DD
和 v
SS
reach 大概
±
10 v. 然后, 这 内部的 电源-在 cir-
cuitry opens g
3
和 g
5
和 closes g
4
和 g
6
. 这个 是 这 situa-
tion 显示 在 图示 18. v
输出
是 now 在 这 一样 电压 作 这
dac 输出.
DAC
G
1
G
3
V
输出
R
G
6
G
4
G
5
G
2
DSG
图示 18. 输出 平台 和
LDAC
低
加载 这 dac 和 使用 这
CLR
输入
当
LDAC
变得 低, 它 closes g
1
和 opens g
2
作 在 图-
ure 18. 这 电压 在 v
输出
now 跟随 这 电压 呈现 在
这 输出 的 这 dac. 这 输出 平台 仍然是 连接 在
这个 manner 直到 一个
CLR
信号 是 应用. 然后 这 situation
reverts 至 那 显示 在 图示 17. once 又一次 v
输出
仍然是 在
这 一样 电压 作 dsg 直到
LDAC
变得 低. 这个 recon-
nects 这 dac 输出 至 这 统一体 增益 缓存区.
dsg 电压 范围
在 电源-在, 这 v
输出
管脚 的 这 ad7834/ad7835 是
连接 至 这 相关的 dsg 管脚 通过 g
6
和 这 薄的 影片 re-
sistor, r. 这 dsg 潜在的 必须 obey 这 最大值 比率 在 所有
时间. 因此, 这 电压 在 dsg 必须 总是 是 在里面 这
范围 v
SS
– 0.3 v, v
DD
+ 0.3 v. 不管怎样, 在 顺序 那 这 volt-
ages 在 这 v
输出
管脚 的 这 ad7834/ad7835 停留 在里面
±
2 v 的 这 相关的 dsg 潜在的 在 电源-在, 这
电压 应用 至 dsg 应当 也 是 保持 在里面 这 范围
agnd – 2 v, agnd + 2 v.
once 这 ad7834/ad7835 有 powered 在 和 这 在-碎片
放大器 有 settled, 这 situation 是 作 显示 作 在 图示 17.
任何 电压 那 是 now 应用 至 这 dsg 管脚 是 缓冲 用
这 一样 放大器 那 缓存区 这 dac 输出 电压 在 也不-
mal 运作. 因此, 为 指定 运作, 这 最大
电压 那 能 是 应用 至 这 dsg 管脚 增加 至 这
最大 容许的 v
REF
(+) 电压, 和 这 最小 电压
那 能 是 应用 至 dsg 是 这 最小 v
REF
(–) 电压. 之后
这 ad7834/ad7835 有全部地 powered 在, 这 输出 能
追踪 任何 dsg 电压 在里面 这个 最小/最大 范围.
电源-在 的 这 ad7834/ad7835
电源 应当 正常情况下 是 应用 至 这 ad7834/ad7835 在
这 下列的 sequence: 第一 v
DD
和 v
SS
, 然后 v
CC
, 然后
V
REF
(+) 和 v
REF
(–).
控制 电源-在 的 这 输出 平台
一个 块 图解 的 这 输出 平台 的 这 ad7834/ad7835 是
显示 在 图示 15. 它 是 有能力 的 驱动 一个 加载 的 10 k
Ω
在
并行的 和 200 pf. g
1
至 g
6
是 传递 门 那 是
使用 至 控制 这 电源 在 电压 呈现 在 v
输出
. g
1
和
G
2
是 也 使用 在 conjunction 和 这
CLR
输入 至 设置 v
输出
至 这 用户 定义 电压 呈现 在 这 dsg 管脚.
DAC
G
1
G
3
V
输出
R
G
6
G
4
G
5
G
2
DSG
图示 15. 块 图解 的 ad7834/ad7835 输出 平台
电源-在 和
CLR
低,
LDAC
高
这 输出 平台 的 这 ad7834/ad7835 有 被 设计 至
准许 输出 稳固 在 电源-在. 如果
CLR
是 保持 低 dur-
ing 电源-在, 然后 just 之后 电源 是 应用 至 这 部分, 这
situation 是 作 depicted 在 图示 16. g
1
, g
4
和 g
6
是 打开
当 g
2
, g
3
和 g
5
是 关闭.
DAC
G
1
G
3
V
输出
R
G
6
G
4
G
5
G
2
DSG
图示 16. 输出 平台 和 v
DD
< 10 v
V
输出
是 保持 在里面 一个 few hundred millivolts 的 dsg 通过 g
5
和
r. r 是 一个 薄的-影片 电阻 在 dsg 和 v
输出
. 这 输出-
放 放大器 是 连接 作 一个 统一体 增益 缓存区 通过 g
3
和 这
dsg 电压 是 应用 至 这 缓存区 输入 通过 g
2
. 这 amplifi-
ers 输出 是 因此 在 这 一样 电压 作 这 dsg 管脚. 这 输出-
放 平台 仍然是 配置 作 在 图示 16 直到 这 电压 在
V
DD
和 v
SS
reaches 大概
±
10 v. 用 now 这 输出
放大器 有 足够的 头上空间 至 handle 信号 在 它的 输入
和 有 也 had 时间 至 settle. 这 内部的 电源-在 电路系统
opens g
3
和 g
5
和 closes g
4
和 g
6
. 这个 situation 是 显示
在 图示 17. now 这 输出 放大器 是 连接 在 统一体
增益 模式 通过 g
4
和 g
6
. 这 dsg 电压 是 安静的 应用 至
这 同相 输入 通过 g
2
. 这个 电压 呈现 在 v
输出
.
DAC
G
1
G
3
V
输出
R
G
6
G
4
G
5
G
2
DSG
图示 17. 输出 平台 和 v
DD
> 10 v 和
CLR
低
: 点此下载
