adsp-21365/6初步的 技术的 数据
rev. pra | 页 17 的 54 | 九月 2004
(pll). 这个 pll-为基础 clocking降低 这 skew 在
这 系统 时钟 (clkin) 信号和 这 处理器’s 内部的
时钟 (这 时钟 源 为 这并行的 端口 逻辑 和 i/o 焊盘).
便条 这 定义 的 各种各样的 时钟 时期 那 是 一个 函数
的 clkin 和 这 适合的 比率 控制 (表格 8).
图示 5显示 核心 至 clkin ratios 的 6:1, 16:1 和 32:1 和
外部 振荡器 或者 结晶. 非te 那 更多 ratios 是 可能
和 能 是 设置 通过 软件 使用 这 电源 管理
控制 寄存器 (pmctl). for 更多 信息, 看 这
adsp-
2136x sharc 处理器 程序编制 涉及
.
使用 这 精确的 定时 信息 给. 做 不 attempt 至
derive 参数 从 这 增加 或者 subtraction 的 其他.
当 增加 或者 subtraction 将 yield meaningful 结果
为 一个 单独的 设备, 这 values 给 在 这个 数据 薄板
反映 statistical 变化 和worst 具体情况. consequently, 它 是
不 meaningful 至 增加 参数 至 derive 变长 时间. 看
图示 38 在 页 43下面 测试 情况 为 电压 谈及-
ence 水平.
切换 特性
具体说明 如何 这 处理器 改变 它的
信号. 电路系统 外部 至 这 处理器 必须 是 设计 为
兼容性 和 这些 信号 特性. 切换 char-
acteristics describe what 这处理器 将 做 在 一个 给
circumstance. 使用 切换 characteristics 至 确保 那 任何
定时 必要条件 的 一个 设备连接 至 这 处理器 (此类
作 记忆) 是 satisfied.
定时 (所需的)东西
应用 至 信号 那 是 控制 用 cir-
cuitry 外部 至 这 处理器,此类 作 这 数据 输入 为 一个 读
运作. 定时 (所需的)东西保证 那 这 处理器
运作 correctly 和 其它 设备.
表格 8. adsp-21365/6 clkout 和 cclk 时钟
一代 运作
定时
(所需的)东西
描述 计算
clkin 输入 时钟 1/t
CK
CCLK 核心 时钟 1/t
CCLK
表格 9. 时钟 时期
定时
(所需的)东西
描述
1
1
在哪里:
sr = 串行 端口-至-核心 时钟 ratio (宽 范围, 决定 用 sport
clkdiv)
spir = spi-至-核心 时钟 比率 (宽 range, 决定 用 spibaud 寄存器)
dai_px = 串行 端口 时钟
spiclk = spi 时钟
t
CK
clkin 时钟 时期
t
CCLK
(处理器) 核心 时钟 时期
t
PCLK
(附带的) 时钟 时期 = 2 × t
CCLK
t
SCLK
串行 端口 时钟 时期 = (t
PCLK
) × sr
t
SPICLK
spi 时钟 时期 = (t
PCLK
) × spir
图示 5. 核心 时钟 和 系统时钟 relationship 至 clkin
CLKIN
CCLK
(核心 时钟)
PLLILCLK
XTAL
XTAL
OSC
PLL
6:1, 16:1,
32:1
CLKOUT
clk-cfg [1:0]
: 点此下载
