rev. pra | 页 18 的 54 | 九月 2004
adsp-21365/6 初步的 技术的 数据
电源-向上 sequencing
这 定时 (所需的)东西 为 processor startup 是 给 在
表格 10.
表格 10. 电源 向上 sequencing 定时(所需的)东西 (处理器 startup)
参数 最小值 最大值 单位
定时 (所需的)东西
t
RSTVDD
重置低 在之前 v
DDINT
/v
DDEXT
在 0 ns
t
IVDDEVDD
V
DDINT
在 在之前 v
DDEXT
–50 200 ms
t
CLKVDD
1
clkin 有效的 之后 v
DDINT
/v
DDEXT
有效的 0 200 ms
t
CLKRST
clkin 有效的 在之前 重置Deasserted 10
2
µs
t
PLLRST
pll 控制 建制 在之前 重置Deasserted 20
3
µs
切换 典型的
t
CORERST
核心 重置 deasserted 之后 重置Deasserted 4096t
CK
+ 2 t
CCLK
4, 5
1
有效的 v
DDINT
/v
DDEXT
假设 那 这 供应 是 全部地 ramped至 它们的 1.2 和 3.3 volt 围栏. 电压 ramp 比率 能 相异 从 microseconds 至 hundreds 的 milliseconds
取决于 在 这 design 的 这 power 供应 subsystem.
2
假设 一个 稳固的 clkin 信号, 之后 meeting worst-情况 startup定时 的 结晶 oscillators.谈及 至 your 结晶 振荡器生产者's数据手册 为 startup 时间.
假设 一个 25 ms 最大 振荡器 startup 时间如果 使用 这 xtal 管脚 和 内部的 oscillator 电路 在 conjunction 和 一个 external 结晶.
3
为基础 在 clkin 循环
4
应用 之后 这 电源-向上 sequence 是 完全. subsequent resets 需要 一个 最小 的4 clkin 循环 为 重置至 是 使保持 低 在 顺序至 合适的 initialize 和
propagate default states 在 所有 i/o 管脚.
5
这 4096 循环 计数 取决于 在 t
SRST
规格 在表格 12. 如果 建制 时间 是 不 符合, 1 额外的 clkin 循环将 是 增加 至 这 核心 重置 时间, 结果 在 4097
循环 最大.
图示 6. 电源-向上 sequencing
CLKIN
重置
t
RSTVDD
RSTOUT
V
DDEXT
V
DDINT
t
PLLRST
t
CLKRST
t
CLKVDD
t
IVDDEVDD
clk_cfg1-0
t
CORERST
: 点此下载
