adsp-21365/6初步的 技术的 数据
rev. pra | 页 23 的 54 | 九月 2004
精确 时钟 发生器 (直接 管脚 routing)
这个 定时 是 仅有的 有效的 当这 sru 是 配置 此类 那
这 精确 时钟 发生器 (pcg) takes 它的 输入 直接地
从 这 dai 管脚 (通过 管脚缓存区) 和 发送 它的 输出
直接地 至 这 dai管脚. 为 这 其它 cases, 在哪里 这 pcg’s
输入 和 输出 是 不 直接地routed 至/从 dai 管脚 (通过
管脚 缓存区) 那里 是 非 定时 数据 有. 所有 定时 param-
eters 和 切换 典型的s 应用 至 外部 dai 管脚
(dai_p07 – dai_p20).
表格 18. 精确 时钟 发生器 (直接 管脚 routing)
参数 最小值 最大值 单位
定时 必要条件
s
t
PCGIW
输入 时钟 时期 24
t
STRIG
pcg 触发 建制 在之前 下落 边缘 的 pcg 输入 时钟 2 ns
t
HTRIG
pcg 触发 支撑 之后 下落 边缘 的 pcg 输入 时钟 2 ns
切换 特性
t
DPCGIO
pcg 输出 时钟 和 框架 同步 起作用的 边缘 延迟 之后
pcg 输入 时钟 2.5 10 ns
t
DTRIG
pcg 输出 时钟 和 框架 同步 延迟 之后 pcg 触发 2.5 + 2.5 × t
PCGOW
10 + 2.5 × t
PCGOW
ns
t
PCGOW
输出 时钟 时期 48
图示 15. 精确 时钟 发生器 (直接 管脚 routing)
dai_pn
pcg_trigx_i
t
STRIG
dai_pm
pcg_extx_i
(clkin)
dai_py
pcg_clkx_o
dai_pz
pcg_fsx_o
t
HTRIG
t
DPCGIO
t
DTRIG
t
PCGIW
t
PCGOW
: 点此下载
