¡ 半导体
msm7507-01/02/03
5/18
pwi, aout+, aout–
pwi 是 连接 至 这 反相的 输入 的 这 receive 驱动器. 这 receive 驱动器 输出 是
连接 至 这 aout– 管脚. 因此, 这 receive 水平的 能 是 调整和这管脚vfro,
PWI, 和 aout–. 当 这 pwi 管脚 是 不 使用, 连接 这 pwi 管脚 至 这 aout– 管脚, 和
leave 打开 这 管脚 aout– 和 aout+. 这 输出 的 aout+ 是 inverted 和 遵守 至 这
输出 的 aout–. 自从 这 信号 从 这个 提供 差别的 驱动 的 一个 阻抗 的 1.2
k
W
, 这些 输出 能 直接地 是 连接 至 一个 接受者 的 handset 使用 一个 piezoelectric
earphone. 谈及 至 这 应用 例子.
r6 > 20 k
W
ZL
≥
1.2 k
W
增益 = vo/vi = 2
¥
r7/r6
£
2
R6
R7
–
+
SG
–
+
SG
VFRO
PWI
AOUT–
AOUT+
receive 过滤
ZLVO
VI
在 电源 节省 和 电源 向下 模式, 这 输出 的 aout+ 和 aout– 是 在 一个 高
阻抗 状态.
这 电的 驱动 能力 的 这 aout– 管脚 和 aout+ 管脚 是
±
1.3 v 最大. 这
输出 加载 电阻 有 一个 最小 值 的 0.6 k
W
.
如果 一个 输出 振幅 较少 比
±
1.3 v 是 允许, 这些 输出 能 驱动 一个 加载 阻抗 较少
比 那 描述 在之上. 为 更多 详细信息, 谈及 至 单独的 电源 供应 pcm codec
应用 便条.
V
DD
电源 供应 为 +5 v.
PCMIN
pcm 信号 输入.
一个 串行 pcm 信号 输入 至 这个 管脚 是 转变 至 一个 相似物 信号 在 同步 和 这
rsync 信号 和 bclk 信号.
这 数据 比率 的 这 pcm 信号 是 equal 至 这 频率 的 这 bclk 信号.
这 pcm 信号 是 shifted 在 一个 下落 边缘 的 这 bclk 信号 和 latched 在 这 内部的 寄存器
当 shifted 用 第八 位.
这 开始 的 这 pcm 数据 (msd) 是 identified 在 这 rising 边缘 的 rsync.
BCLK
变换 时钟 信号 输入 为 这 pcmin 和 pcmout 信号.
这 频率, equal 至 这 数据 比率, 是 64, 96, 128, 192, 256, 384, 512, 768, 1024, 1536, 1544, 2048,
或者 200 khz. 设置 这个 信号 至 逻辑 "1" 或者 "0" 驱动 两个都 transmit 和 receive 电路 至 这
电源 节省 状态.
: 点此下载
