ultralogic™ 128-macrocell flash cpld
fax id: 6139
CY7C374i
Cypress 半导体 公司
• 3901 北 第一 街道 • San Jose • ca 95134 • 408-943-2600
october 1995 – 修订 12月 19
,1997
特性
• 128 macrocells 在 第八 逻辑 blocks
• 64 i/o 管脚
• 5 专心致志的 输入 包含 4 时钟 管脚
• 在-系统 reprogrammable (isr™) flash 技术
— jtag 接口
• 总线 支撑 能力 在 所有 i/os 和 专心致志的 输入
• 非 hidden 延迟
• 高 速
—f
最大值
= 125 mhz
—t
PD
= 10 ns
—t
S
= 5.5 ns
—t
CO
= 6.5 ns
• 全部地 pci 一致的
• 3.3v 或者 5.0v i/o 运作
• 有 在 84-管脚 plcc, 84-管脚 clcc, 和 100-pin
tqfp 包装
• 管脚 兼容 和 这 cy7c373i
函数的 描述
这 cy7c374i 是 一个 在-系统 reprogrammable complex
可编程序的 逻辑 设备 (cpld) 和 是 部分 的 这
F
LASH
370i™ 家族 的 高-密度, 高-速 cplds. 像
所有 members 的 这 f
LASH
370i 家族, 这 cy7c374i 是 de-
signed 至 bring 这 使容易 的 使用 作 好 作 pci local 总线 规格-
ification 支持 和 高 效能 的 这 22v10 至
高-密度 cplds.
像 所有 的 这 ultralogic™ f
LASH
370i 设备, 这 cy7c374i
是 用电气 可擦掉的 和 在-系统 reprogrammable (isr),
这个 使简化 两个都 设计 和 制造 flows 因此
减少 costs. 这 cypress isr 函数 是 执行
通过 一个 jtag 串行 接口. 数据 是 shifted 在 和 输出
通过 这 sdi 和 sdo 管脚. 这 isr 接口 是 使能
使用 这 程序编制 电压 管脚 (isr
EN
). additionally, 是-
导致 的 这 更好的 routability 的 这 f
LASH
370i 设备, isr
常常 准许 用户 至 改变 存在 逻辑 设计 当 si-
multaneously fixing 引脚 assignments.
这 128 macrocells 在 这 cy7c374i 是 分隔 在
第八 逻辑 blocks. 各自 逻辑 块 包含 16 macrocells, 一个
72 x 86 产品 期 排列, 和 一个 intelligent 产品 期
allocator.
逻辑 块 图解
7c374i-1
PIM
输入
MACROCELL
时钟
输入
4 4
36
16
16
36
逻辑
块
36
16
16
36
8 i/os
36 36
36
16
16
36
16
16
32
32
41
输入/时钟
MACROCELLS
i/o
0
–i/o
7
一个
输入
逻辑
块
C
逻辑
块
B
逻辑
块
D
逻辑
块
H
逻辑
块
G
逻辑
块
F
逻辑
块
E
i/o
8
–i/o
15
i/o
16
–i/o
23
i/o
24
–i/o
31
i/o
56
–i/o
63
i/o
48
–i/o
55
i/o
40
–i/o
47
i/o
32
–i/o
39
8 i/os
8 i/os
8 i/os
8 i/os
8 i/os
8 i/os
8 i/os
选择 手册
7C374i–125 7C374i–100 7C374i–83 7C374i–66 7C374iL–66
最大 传播 延迟
[1]
, t
PD
(ns) 10 12 15 20 20
最小 设置-向上, t
S
(ns) 5.5 6 8 10 10
最大 时钟 至 输出
[1]
, t
CO
(ns) 6.5 7 8 10 10
典型 供应 电流, i
CC
(毫安) 125 125 125 125 75
便条:
1. 这 3.3v i/o 模式 定时 adder, t
3.3io
, 必须 是 增加 至 这个 规格 当 v
CCIO
= 3.3v.
: 点此下载
