CY7C374i
7
切换 特性
在 这 运行 范围
[14]
7C374i–125 7C374i–100 7C374i–83
7C374i–66
7C374iL–66
Parameter 描述 最小值 最大值 最小值 最大值 最小值 最大值 最小值 最大值 单位
combinatorial 模式 参数
t
PD
输入 至 combinatorial 输出
[1]
10 12 15 20 ns
t
PDL
输入 至 输出 通过 transparent 输入 或者
输出 获得
[1]
13 15 18 22 ns
t
PDLL
输入 至 输出 通过 transparent 输入
和 输出 latches
[1]
15 16 19 24 ns
t
EA
输入 至 输出 使能
[1]
14 16 19 24 ns
t
ER
输入 至 输出 使不能运转 14 16 19 24 ns
输入 注册/latched 模式 参数
t
WL
时钟 或者 获得 使能 输入 低 时间
[9]
3 3 4 5 ns
t
WH
时钟 或者 获得 使能 输入 高 时间
[9]
3 3 4 5 ns
t
是
输入 寄存器 或者 获得 设置-向上 时间 2 2 3 4 ns
t
IH
输入 寄存器 或者 获得 支撑 时间 2 2 3 4 ns
t
ICO
输入 寄存器 时钟 或者 获得 使能 至 com-
binatorial 输出
[1]
14 16 19 24 ns
t
ICOL
输入 寄存器 时钟 或者 获得 使能 至 输出-
放 通过 transparent 输出 获得
[1]
16 18 21 26 ns
输出 注册/latched 模式 参数
t
CO
时钟 或者 获得 使能 至 输出
[1]
6.5 7 8 10 ns
t
S
设置-向上 时间 从 输入 至 时钟 或者 获得 en-
能
5.5 6 8 10 ns
t
H
寄存器 或者 获得 数据 支撑 时间 0 0 0 0 ns
t
CO2
输出 时钟 或者 获得 使能 至 输出 延迟
(通过 记忆 排列)
[1]
14 16 19 24 ns
t
SCS
输出 时钟 或者 获得 使能 至 输出 时钟
或者 获得 使能 (通过 记忆 排列)
8 10 12 15 ns
t
SL
设置-向上 时间 从 输入 通过 transparent
获得 至 输出 寄存器 时钟 或者 获得 en-
能
10 12 15 20 ns
t
HL
支撑 时间 为 输入 通过 transparent
获得 从 输出 寄存器 时钟 或者 获得
使能
0
0 0 0 ns
f
MAX1
最大 频率 和 内部的 反馈
(least 的 1/t
SCS
, 1/(t
S
+ t
H
), 或者 1/t
CO
)
[9]
125 100 83 66 MHz
f
MAX2
最大 频率 数据 path 在 输出
注册/latched 模式 (lesser 的 1/(t
WL
+
t
WH
), 1/(t
S
+ t
H
), 或者 1/t
CO
)
158.3
143 125 100 MHz
f
MAX3
最大 频率 和 外部 反馈
(lesser 的 1/(t
CO
+ t
S
) 和 1/(t
WL
+ t
WH
))
83.3
76.9 67.5 50 MHz
t
OH
–t
IH
37x
输出 数据 稳固的 从 输出 时钟 minus
输入 寄存器 支撑 时间 为 7c37x
[9, 15]
0 0 0 0 ns
pipelined 模式 参数
t
ICS
输入 寄存器 时钟 至 输出 寄存器 时钟 8 10 12 15 ns
f
MAX4
最大 频率 在 pipelined 模式
(least 的 1/(t
CO
+ t
是
), 1/t
ICS
, 1/(t
WL
+ t
WH
),
1/(t
是
+ t
IH
), 或者 1/t
SCS
)
125
100 83.3 66.6 MHz
注释:
14. 所有 交流 参数 是 量过的 和 16 输出 切换 和 35-pf 交流 测试 加载.
15. 这个 规格 是 将 至 保证 接口 兼容性 的 这 其它 members 的 这 cy7c370i 家族 和 这 cy7c374i. 这个 规格 是 符合
为 这 设备 运行 在 这 一样 包围的 温度 和 在 这 一样 电源 供应 电压.
: 点此下载
