80960ja/jf/jd/jt 3.3 v 微处理器
10
进步 信息 数据手册
2.2 burst 总线
一个 32-位 高-效能 总线 控制 单位 (bcu) 接口 这 80960jx 至 外部 记忆
和 peripherals. 这 bcu fetches 说明 和 transfers 数据 在 这 比率 的 向上 至 四 32-位
words 每 六 时钟 循环. 这 外部 地址/数据 总线 是 多路复用.
用户 将 配置 这 80960jx
’s 总线 控制 至 相一致 一个 应用’s 基本的 记忆
organization. 物理的 总线 宽度 是 寄存器-编写程序 为 向上 至 第八 regions. 字节 订货 和
数据 caching 是 编写程序 通过 一个 组 的 logical 记忆 templates 和 一个 defaults 寄存器.
这 bcu’s 特性 包含:
•
多路复用 外部 总线 至 降低 管脚 计数
•
32-, 16- 和 8-位 总线 widths 至 使简化 i/o 接口
•
外部 准备好 控制 为 地址-至-数据, 数据-至-数据 和 数据-至-next-地址 wait 状态 类型
•
支持 为 big 或者 little endian 字节 订货 至 facilitate 这 porting 的 存在 程序 代号
•
unaligned 总线 accesses 执行 transparently
•
三-深的 加载/store queue 至 分离 这 总线 从 这 核心
在之上 重置, 这 80960jx conducts 一个 内部的 自-测试. 然后, 在之前 executing 它的 第一 操作指南, 它
执行 一个 外部 总线 信心 测试 用 performing 一个 checksum 在 这 第一 words 的 这
initialization 激励 record (ibr).
这 用户 将 examine 这 内容 的 这 caches 用 executing 特定的 cache 控制 说明.
2.3 计时器 单位
这 计时器 单位 (tu) 包含 二 独立 32-位 计时器 那 是 有能力 的 counting 在 一些
时钟 比率 和 generating 中断. 各自 是 编写程序 用 使用 的 这 tu 寄存器. 这些
记忆-编排 寄存器 是 addressable 在 32-位 boundaries. 这 计时器 有 一个 单独的-shot
模式 和 自动-再装填 能力 为 持续的 运作. 各自 计时器 有 一个 独立
中断 要求 至 这 80960jx
’s 中断 控制. 这 tu 能 发生 一个 故障 当
unauthorized 写 从 用户 模式 是 发现. 时钟 prescaling 是 supported.
2.4 priority 中断 控制
一个 可编程序的 中断 控制 manages 向上 至 240 外部 来源 通过 一个 8-位 外部
中断 端口. alternatively, 这 中断 输入 将 是 配置 为 单独的 边缘- 或者
水平的-triggered 输入. 这 中断 单位 (iu) 也 accepts 中断 从 这 二 在-碎片 计时器
途径 和 一个 单独的 非-maskable 中断 (nmi
) 管脚. 中断 是 serviced 符合 至 它们的
priority 水平 相关的 至 这 电流 处理 priority.
低 中断 latency 是 核心的 至 许多 embedded 产品. 作 部分 的 它的 高级地 有伸缩性的
中断 mechanism, 这 80960jx exploits 一些 技巧 至 降低 latency:
•
中断 vectors 和 中断 handler routines 能 是 保留 在-碎片
•
寄存器 frames 为 高-priority 中断 handlers 能 是 cached 在-碎片
•
这 中断 堆栈 能 是 放置 在 cacheable 记忆 空间
•
中断 microcode executes 在 二 或者 三 时间 这 总线 频率 为 这 80960jd 和
80960jt 各自
: 点此下载
