80960ja/jf/jd/jt 3.3 v 微处理器
16
进步 信息 数据手册
3.1 管脚 描述
这个 部分 describes 这 管脚 为 这 80960jx 在 这 132-管脚 陶瓷的 管脚 grid 排列 (pga)
包装, 132-含铅的 塑料 四方形 flatpack 包装 (pqfp) 和 196-球 迷你 塑料 球 grid
排列 (mpbga).
部分 3.1.1, “functional 管脚 definitions”, describes 管脚 函数; 部分 3.1.2, “80960jx
132-含铅的 pga pinout”, 部分 3.1.3, “80960jx 132-含铅的 pqfp pinout” 和 部分 3.1.4,
“80960jx 196-球 mpbga pinout”, 定义 这 信号 和 管脚 locations 为 这 supported 包装
类型.
3.1.1 函数的 管脚 定义
表格 2 presents 这 legend 为 interpreting 这 管脚 描述 这个 follow. 管脚 有关联的 和
这 总线 接口 是 描述 在 表格 3. 管脚 有关联的 和 基本 控制 和 测试 功能 是
描述 在 表格 4. 管脚 有关联的 和 这 中断 单位 是 描述 在 表格 5.
表格 2. 管脚 描述 命名法
标识 描述
I
输入 管脚 仅有的.
O
输出 管脚 仅有的.
i/o
管脚 能 是 也 一个 输入 或者 输出.
–
管脚 必须 是 连接 作 描述.
S
同步的. 输入 必须 满足 建制 和 支撑 时间 相关的 至 clkin 为 恰当的 运作.
s(e) 边缘 敏感的 输入
s(l) 水平的 敏感的 输入
一个 (...)
异步的. 输入 将 是 异步的 相关的 至 clkin.
一个(e) 边缘 敏感的 输入
一个(l) 水平的 敏感的 输入
r (...)
当 这 处理器’s 重置
管脚 是 asserted, 这 管脚:
r(1) 是 驱动 至 v
CC
r(0) 是 驱动 至 v
SS
r(q) 是 一个 有效的 输出
r(x) 是 驱动 至 unknown 状态
r(h) 是 牵引的 向上 至 v
CC
h (...)
当 这 处理器 是 在 这 支撑 状态, 这 管脚:
h(1) 是 驱动 至 v
CC
h(0) 是 驱动 至 v
SS
h(q) 维持 previous 状态 或者 持续 至 是 一个 有效的 输出
h(z) floats
p (...)
当 这 处理器 是 halted, 这 管脚:
p(1) 是 驱动 至 v
CC
p(0) 是 驱动 至 v
SS
p(q) 维持 previous 状态 或者 持续 至 是 一个 有效的 输出
: 点此下载
