进步 信息 数据手册
17
80960ja/jf/jd/jt 3.3 v 微处理器
Table3.
管脚 描述 — 外部 总线 信号 (薄板 1 的 3)
名字 类型 描述
ad31:0
i/o
s(l)
r(x)
h(z)
p(q)
地址 / 数据 总线
carries 32-位 物理的 地址 和 8-, 16- 或者 32-位 数据
至 和 从 记忆. 在 一个 地址 (
T
一个
) 循环, 位 31:2 包含 一个 物理的 文字
地址 (位 0-1 表明 大小; 看 在下). 在 一个 数据 (t
d
) 循环, 读 或者 写
数据 是 呈现 在 一个 或者 更多 相接的 字节, comprising ad31:24, ad23:16,
ad15:8 和 ad7:0. 在 写 行动, unused 管脚 是 驱动 至 determinate
值.
大小, 这个 comprises 位 0-1 的 这 ad 线条 在 一个
T
一个
循环, specifies 这
号码 的 数据 transfers 在 这 总线 transaction.
AD1 AD0 总线 transfers
0 0 1 转移
0 1 2 transfers
1 0 3 transfers
1 1 4 transfers
当 这 处理器 enters halt 模式, 如果 这 previous 总线 运作 是 一个:
• 写 — ad31:2 是 驱动 和 这 last 数据 值 在 这 ad 总线.
• 读 — ad31:4 是 驱动 和 这 last 地址 值 在 这 ad 总线; ad3:2 是
驱动 和 这 值 的 a3:2 从 这 last 数据 循环.
典型地, ad1:0 反映 这 大小 信息 的 这 last 总线 transaction (也
操作指南 fetch 或者 加载/store) 那 是 executed 在之前 进去 halt 模式.
ALE
O
r(0)
h(z)
p(0)
地址 获得 使能
indicates 这 转移 的 一个 物理的 地址. ale 是
asserted 在 一个
T
一个
循环 和 deasserted 在之前 这 beginning 的 这 t
d
状态. 它 是
起作用的 高 和 floats 至 一个 高 阻抗 状态 在 一个 支撑 循环 (t
h
).
ALE
O
r(1)
h(z)
p(1)
地址 获得 使能
indicates 这 转移 的 一个 物理的 地址. ale
是 这
inverted 版本 的 ale. 这个 信号 给 这 80960jx 一个 高 程度 的 兼容性
和 存在 80960kx 系统.
ADS
O
r(1)
h(z)
p(1)
地址 strobe
indicates 一个 有效的 地址 和 这 开始 的 一个 新 总线 进入.
这 处理器 asserts ads
为 这 全部
T
一个
循环. 外部 总线 控制 逻辑 典型地
样本 ads
在 这 终止 的 这 循环.
a3:2
O
r(x)
h(z)
p(q)
address3:2
comprise 一个 partial demultiplexed 地址 总线.
32-位 记忆 accesses:
这 处理器 asserts 地址 位 a3:2 在
T
一个
. 这
partial 文字 地址 increments 和 各自 assertion 的 rdyrcv
在 一个 burst.
16-位 记忆 accesses:
这 处理器 asserts 地址 位 a3:1 在
T
一个
和 a1
驱动 在 这
BE1管脚. 这 partial 短的 文字 地址 increments 和 各自
assertion 的 rdyrcv
在 一个 burst.
8-位 记忆 accesses:
这 处理器 asserts 地址 位 a3:0 在
T
一个
, 和 a1:0
驱动 在 be1:0
. 这 partial 字节 地址 increments 和 各自 assertion 的
RDYRCV
在 一个 burst.
: 点此下载
