80C186EC188EC 80L186EC188EC
表格 2 管脚 描述
(持续)
管脚 名字
管脚 输入 输出
管脚 描述
类型 类型 States
RD O h(z)
读
输出 信号 那 这 accessed 记忆 或者 IO
设备 应当 驱动 数据 信息 面向 这 数据 bus
r(z)
i(1)
p(1)
WR O h(z)
写
输出 信号 那 数据 有 在 这 数据 总线 是
至 是 写 在 这 accessed 记忆 或者 IO device
r(z)
i(1)
p(1)
准备好 I 一个(l)
准备好
输入 至 信号 这 completion 的 一个 总线 cycle 准备好
必须 是 起作用的 至 terminate 任何 80C186EC 总线 cycle 除非
s(l)
它 是 ignored 用 correctly 程序编制 这 碎片-选择 unit
(便条 1)
DEN O h(z)
数据 使能
输出 至 控制 这 使能 的 bi-directional
transceivers 在 一个 缓冲 system DEN
是 起作用的 仅有的 当
r(z)
数据 是 至 是 transferred 在 这 bus
i(1)
p(1)
DTR O h(z)
数据 TransmitReceive
输出 控制 这 方向 的 一个 bi-
directional 缓存区 在 一个 缓冲 system
r(z)
i(x)
p(x)
锁 IO 一个(l) h(z)
锁
输出 indicates 那 这 总线 循环 在 progress 是 不
interruptable 这 处理器 将 不 维护 其它 总线
r(z)
requests (此类 作 支撑) 当 锁
是 active 这个 管脚 是
i(x)
配置 作 一个 weakly 使保持 高 输入 当 RESIN
是 起作用的
p(x)
和 必须 不 是 驱动 low
支撑 I 一个(l)
支撑
要求 输入 至 信号 那 一个 外部 总线 主控
wishes 至 增益 控制 的 这 local bus 这 处理器 将
relinquish 控制 的 这 local 总线 在 操作指南
boundaries 那 是 不 LOCKed
HLDA O h(1)
支撑 Acknowledge
输出 至 表明 那 这 处理器
有 relinquished 控制 的 这 local bus 当 HLDA 是
r(0)
asserted 这 处理器 将 (或者 有) floated 它的 数据 总线 和
i(0)
控制 信号 准许 另一 总线 主控 至 驱动 这
p(0)
信号 directly
NCS O h(1)
Numerics Coprocessor 选择
输出 是 发生 当
acessing 一个 numerics coprocessor 这个 信号 做 不 exist
r(1)
在 这 80C188EC80L188EC
i(1)
p(1)
错误 I 一个(l)
错误
输入 那 indicates 这 last numerics 处理器
extension 运作 resulted 在 一个 例外 condition 一个
中断 类型 16 是 发生 如果 错误
是 抽样 起作用的
在 这 beginning 的 一个 numerics operation 系统 不 使用
一个 80C187 必须 系 错误
至 V
CC
这个 信号 做 不
exist 在 这 80C188EC80L188EC
NOTE
管脚 names 在 parentheses 应用 至 这 80C188EC80L188EC
12
: 点此下载
