sx-一个 家族 fpgas
v5.1 1-7
其它 architectural 特性
技术
这 actel sx-一个 家族 是 implemented 在 一个 高-电压,
twin-好 cmos 处理 使用 0.22
µ
/0.25
µ
设计
rules. 这 metal-至-metal antifuse 是 包括 的 一个
结合体 的 amorphous 硅 和 dielectric 材料
和 屏障 metals 和 有 一个 编写程序 ('在' 状态)
阻抗 的 25
Ω
和 电容 的 1.0 ff 为 低
信号 阻抗.
效能
这 唯一的 architectural features 的 这 sx-一个 家族
使能 这 设备 至 operate 和 内部的 时钟
发生率 的 350 mhz, 造成 非常 快 执行 的
甚至 complex 逻辑 功能. 这 sx-一个 家族 是 一个
最优的 platform 在之上 这个 至 合并 这
符合实际 先前 内容ained 在 多样的 complex
可编程序的 逻辑 设备 (cplds). 在 增加, 设计
那 先前 将 有 必需的 一个 门 排列 至 满足
效能 goals 能 是 integrated 在 一个 sx-一个 设备
和 dramatic 改进在 费用 和 时间-至-market.
使用 定时-驱动 放置-和-route tools, designers 能
达到 高级地 deterministic 设备 效能.
用户 安全
反转 engineering 是 virtually impossible 在 sx-一个
设备 因为 它 是 极其 difficult 至 distinguish
在 编写程序 和 unprogrammed antifuses. 在
增加, 自从 sx-一个 是 一个 nonvolatile, 单独的-碎片 解决方案,
那里 是 非 配置 位tream 至 intercept 在 设备
电源-向上.
这 actel fuselock 有利因素 确保 那 unauthorized
用户 将 不 是 能 至 读 后面的 这 内容 的 一个
actel antifuse fpga. 在 增加 至 这 固有的
strengths 的 这 architecture, 特定的 安全 fuses 那
阻止 内部的 probing和 overwriting 是 hidden
全部地 这 fabric 的 the 设备. 它们 是 located
在哪里 它们 不能 是 accessed 或者 绕过 没有
destroying 进入 至 这 rest 的 这 设备, 制造 两个都
invasive 和 更多-不明显的 noninvasive attacks ineffective
相反 actel antifuse fpgas.
看 为 这个 标识 至 确保 your valuable ip 是 secure
(图示 1-11).
为 更多 信息, 谈及 至 actel’s
implementation 的
安全 在 actel antifuse fpgas
应用 便条.
i/o modules
为 一个 simplified i/o 图式, 谈及 至 图示 1 在 这
应用 便条,
actel ex, sx-一个, 和 rtsx-s i/os
.
各自 用户 i/o 在 一个 sx-一个 device 能 是 配置 作 一个
输入, 一个 输出, 一个 tristate输出, 或者 一个 双向的 管脚.
mixed i/o standards 能 是 设置 为 单独的 管脚,
though 这个 是 仅有的 允许 with 这 一样 电压 作 这
输入. 这些 i/os, 联合的和 排列 寄存器, 能
达到 时钟-至-输出放-垫子 定时 作 快 作 3.8 ns, 甚至
没有 这 专心致志的 i/o 寄存器. 在 大多数 fpgas, i/o
cells 那 有 embedded latches 和 flip-flops,
需要 instantiation 在 hdl 代号; 这个 是 一个 设计
complication 不 encountered 在 sx-一个 fpgas. 快 管脚-
至-管脚 定时 确保 那 这 设备 是 能 至 接口
和 任何 其它 设备 在 这 系统, 这个 在 转变
使能 并行的 设计 的系统 组件 和
减少 整体的 设计 德州仪器me. 所有 unused i/os 是
配置 作 tristate 输出 用 这 actel 设计者
软件, 为 最大 flexibility 当 designing 新
boards 或者 migrating 存在 设计.
sx-一个 i/os 应当 是 驱动用 高-速 推-拉
设备 和 一个 低-阻抗 拉-向上 设备 当 正在
配置 作 tristate 输出缓存区. 如果 这 i/o 是 驱动
用 一个 电压 水平的 更好 比 v
CCI
和 一个 快 推-拉
设备 是 不 使用, 这 高-阻抗 拉-向上 的 这
驱动器 和 这 内部的 电路系统 的 这 sx-一个 i/o 将
create 一个 电压 分隔物. 这个电压 分隔物 可以 拉
这 输入 电压 在下 规格 为 一些 设备
连接 至 这 驱动器. 一个 logic '1' 将 不 是 correctly
提交 在 这个 情况. 为例子, 如果 一个 打开 流
驱动器 是 使用 和 一个 拉-向上 电阻 至 5 v 至 提供 这
逻辑 '1' 输入, 和 v
CCI
是 设置 至 3.3 v 在 这 sx-一个 设备,
这 输入 信号 将 是 牵引的 向下 用 这 sx-一个 输入.
各自 i/o 单元 有 一个 available 电源-向上 电阻 的
大概 50 k
Ω
那 能 配置 这 i/o 在 一个
知道 状态 在 电源-向上. 为 名义上的 拉-向上 和
拉-向下 电阻 值, 谈及 至表格 1-4 在 页 1-8
的 这 应用 便条
actel ex, sx-一个, 和 rtsx-s i/os
.
just slightly 在之前 v
CCA
reaches 2.5 v, 这 电阻器 是
无能, 所以 这 i/os 将 是 controlled 用 用户 逻辑. 看
表格 1-2 在 页 1-8和表格 1-3 在 页 1-8为
更多 信息 concerning 有 i/o 特性.
图示 1-11 •
FuseLock
e
u
: 点此下载
