sx-一个 家族 fpgas
1-14 v5.1
管脚 描述
clka/b, i/o 时钟 一个 和 b
这些 管脚 是 时钟 inputs 为 时钟 分发
网络. 输入 水平 是 compatible 和 标准 ttl,
lvttl, lvcmos2, 3.3 v pci, 或者 5 v pci 规格. 这
时钟 输入 是 缓冲 较早的 至 clocking 这 r-cells. 当
不 使用, 这个 管脚 必须 是 系 低 或者 高 (不 left
floating) 在 这 板 至 避免 unwanted 电源
消耗量.
为 a54sx72a, 这些 管脚 能也 是 配置 作 用户
i/os. 当 运用 作 用户 i/os, 这些 管脚 提供 建造-
在 可编程序的 拉-向上 或者 拉-向下 电阻器 起作用的
在 电源-向上 仅有的. 当 不 使用, 这些 管脚 必须
是 系 低 或者 高 (不 left floating).
qclka/b/c/d, i/o quadrant 时钟 一个, b, c, 和 d
这些 四 管脚 是 这 四方形rant 时钟 输入 和 是
仅有的 使用 为 a54sx72a 和 一个, b, c, 和 d
相应的 至 bottom-left, bottom-正确的, 顶-left,
和 顶-正确的 quadrants, respectively. 它们 是 时钟
输入 为 时钟 分发 网络. 输入 水平 是
兼容 和 标准 ttl, lvttl, lvcmos2, 3.3 V
pci, 或者 5 v pci 规格. 各自 的 这些 时钟 输入
能 驱动 向上 至 一个 quarter 的 这 碎片, 或者 它们 能 是
grouped 一起 至 驱动 multiple quadrants. 这 时钟
输入 是 缓冲 较早的 至 clocking 这 r-cells. 当 不
使用, 这些 管脚 必须 是 系 低 或者 高 在 这 板
(不 left floating).
这些 管脚 能 也 是 configured 作 用户 i/os. 当
运用 作 用户 i/os, these 管脚 提供 建造-在
可编程序的 拉-向上 或者 拉-向下 电阻器 起作用的
在 电源-向上 仅有的.
地 地面
低 供应 电压.
HCLK 专心致志的 (hardwired)
排列 时钟
这个 管脚 是 这 时钟 输入 为 sequential modules. 输入
水平 是 兼容 with 标准 ttl, lvttl,
lvcmos2, 3.3 v pci, 或者 5 v pci规格. 这个 输入 是
直接地 连线的 至 各自 r-cell 和 提供 时钟 speeds
独立 的 这 号码 的 r-cells 正在 驱动.
当 不 使用, hclk 必须 是 系 低 或者 高 在 这
板 (不 left floating). 当 使用, 这个 管脚 应当 是
使保持 低 或者 高 在 电源-向上 至 避免 unwanted
静态的 电源 消耗量.
i/o 输入/输出
这 i/o 管脚 功能 作 一个输入, 输出, tristate, 或者
双向的 缓存区. 为基础 在 确实 配置,
输入 和 输出 水平 是 兼容 和 标准
ttl, lvttl, lvcmos2, 3.3 v pci 或者 5 v pci specifications.
unused i/o 管脚 是 automatically tristated 用 这
设计者 软件.
NC 非 连接
这个 管脚 是 不 连接 至 电路系统 在里面 这 设备
和 能 是 驱动 至 任何 voltage 或者 是 left floating 和
非 效应 在 这 运作 的 这 设备.
pra/b, i/o 探查 一个/b
这 探查 管脚 是 使用 至 output 数据 从 任何 用户-
定义 设计 node 在里面 这 设备. 这个 独立
diagnostic 管脚 能 是 使用 在 conjunction 和 这 其它
探查 管脚 至 准许 real-时间 diagnostic 输出 的 任何
信号 path 在里面 这 设备. 这 探查 管脚 能 是 使用
作 一个 用户-定义 i/o 当 verification 有 被
完成. 这 管脚’s 探查 能力 能 是
permanently 无能 至 保护 编写程序 设计
confidentiality.
tck, i/o 测试 时钟
测试 时钟 输入 为 diagnostic 探查 和 设备
程序编制. 在 有伸缩性的 模式, tck 变为 起作用的
当 这 tms 管脚 是 设置 低 (谈及 至Table 1-6on
页 1-9). 这个 管脚 功能 作 一个 i/o 当 这
boundary scan 状态 机器reaches 这 "逻辑 重置"
状态.
tdi, i/o 测试 数据 输入
串行 输入 为 boundary scan 测试 和 diagnostic
探查. 在 有伸缩性的 模式, tdi 是 起作用的 当 这 tms 管脚 是
设置 低 (谈及 至表格 1-6 在 页 1-9). 这个 管脚
功能 作 一个 i/o 当这 boundary scan 状态
机器 reaches 这 “logic reset” 状态.
tdo, i/o 测试 数据 输出
串行 输出 为 boundary scan 测试. 在 有伸缩性的 模式,
tdo 是 起作用的 当 这 tms 管脚 是 设置 低 (谈及 至
表格 1-6 在 页 1-9). 这个 管脚 功能 作 一个 i/o 当
这 boundary scan 状态 机器 reaches 这 "逻辑
重置" 状态. 当 硅 explorer ii 是 正在 使用, tdo
将 act 作 一个 输出 当这 checksum command 是
run. 它 将 返回 至 用户/io 当 checksum 是 完全.
TMS 测试 模式 选择
这 tms 管脚 控制 这 使用 的 这 ieee 1149.1
boundary scan 管脚 (tck, tdi, tdo, trst). 在 有伸缩性的
模式 当 这 tms 管脚 是设置 低, 这 tck, tdi, 和
tdo 管脚 是 boundary sc一个 管脚 (谈及 至Table 1-6on
页 1-9). once 这 boundary scan 管脚 是 在 测试 模式,
它们 将 仍然是 在 那 模式 直到 这 内部的
boundary scan 状态 machine reaches 这 逻辑 重置
状态. 在 这个 要点, 这 boundary scan 管脚 将 是
released 和 将 函数 作regular i/o 管脚. 这 逻辑
重置 状态 是 reached five tck 循环 之后 这 tms 管脚 是
设置 高. 在 专心致志的 测试 模式, tms 功能 作
指定 在 这 ieee 1149.1 规格.
trst, i/o boundary scan 重置 管脚
once 它 是 配置 作 这 jtag 重置 管脚, 这 trst 管脚
功能 作 一个 起作用的 低 输入 至 asynchronously
initialize 或者 重置 这 boundary scan 电路. 这 trst 管脚
是 配备 和 一个 内部的拉-向上 电阻. 这个 管脚
功能 作 一个 i/o 当 这
保留 jtag 重置 管脚
是
不 选择 在 设计者.
V
CCI
供应 电压
供应 电压 为 i/os. 看表格 2-2 在 页 2-1. 所有
V
CCI
电源 管脚 在 这 设备 应当 是 连接.
V
CCA
供应 电压
供应 电压 为 排列. 看表格 2-2 在 页 2-1. 所有
V
CCA
电源 管脚 在 这 设备 应当 是 连接.
: 点此下载
