AD7851
–14–
rev. 一个
电路 信息
这 ad7851 是 一个 快, 14-位 单独的 供应 一个/d 转换器. 这
部分 需要 一个 外部 6/7 mhz 主控 时钟 (clkin), 二
C
REF
电容, 一个
CONVST
信号 至 开始 转换 和
电源 供应 解耦 电容. 这 部分 提供 这 用户
和 追踪/支撑, 在-碎片 涉及, 校准 特性, a/d
转换器 和 串行 接口 逻辑 功能 在 一个 单独的 碎片.
这 一个/d 转换器 部分 的 这 ad7851 组成 的 一个 conven-
tional successive-approximation 转换器 为基础 周围 一个 ca-
pacitor dac. 这 ad7851 accepts 一个 相似物 输入 范围 的
0 v 至 +v
DD
在哪里 这 涉及 能 是 系 至 v
DD
. 这 谈及-
ence 输入 至 这 部分 是 缓冲 onchip.
一个 主要的 有利因素 的 这 ad7851 是 那 一个 转换 能 是
initiated 在 软件 作 好 作 应用 一个 信号 至 这
CONVST
管脚. 另一 革新的 特性 的 这 ad7851 是 自-校准
在 电源-向上, 这个 是 initiated having 一个 0.01
µ
f 电容 从
这
CAL
管脚 至 agnd, 至 给 更好的 直流 精度. 这 部分
应当 是 允许 150 ms 之后 电源-向上 至 执行 这个 自动-
matic 校准 在之前 任何 读 或者 writing takes 放置. 这
部分 是 有 在 一个24-管脚 ssop 包装 和 这个 提供 这 用户
considerable 空间节省 有利因素 在 alternative 解决方案.
转换器 详细信息
这 主控 时钟 为 这 部分 必须 是 应用 至 这 clkin
管脚. 转换 是 initiated 在 这 ad7851 用 pulsing 这
CONVST
输入 或者 用 writing 至 这 控制 寄存器 和 设置
这
CONVST
位 至 1. 在 这 rising 边缘 的
CONVST
(或者 在
这 终止 的 这 控制 寄存器 写 运作), 这 在-碎片
追踪/支撑 变得 从 追踪 至 支撑 模式. 这 下落 边缘 的 这
clkin 信号 这个 跟随 这 rising 边缘 的 这 边缘 的
CONVST
信号 initiates 这 转换, 提供 这 rising
边缘 的
CONVST
occurs 在 least 10 ns 典型地 在之前 这个
clkin 边缘. 这 转换 循环 将 引领 18.5 clkin peri-
ods 从 这个 clkin 下落 边缘. 如果 这 10 ns 建制 时间 是
AV
DD
DV
DD
ain(+)
ain(–)
AMODE
C
REF1
C
REF2
睡眠
DIN
DOUT
同步
SM1
SM2
CONVST
AGND
DGND
CLKIN
SCLK
REF
在
/ref
输出
极性
AD7851
相似物 (5v)
供应
0.01µf
0.1µf
10µF
DV
DD
单极的 范围
0.01µf
47nF
串行 模式
选择 位
主控
时钟
输入
转换
开始 输入
框架 同步 输出
串行 数据 输出
0.01µf
CAL
自动 cal 在
电源-向上
内部的
涉及
0v 至 v
REF
输入
7mhz/6mhz
振荡器
串行 时钟 输出
DV
DD
333khz/285khz 脉冲波
发生器
OPTIONAL
外部
涉及
ad1584/ref198
0.01µf
相似物 (5v)
供应
0.1µf
10µF
din 在 dgnd
=> 非 writing
至 设备
0.01µf
470nF
CH1
CH2
CH3
CH4
OSCILLOSCOPE
2 leading zeros
为 模数转换器 数据
图示 10. 典型 电路
不 符合, 这 转换 将 引领 19.5 clkin 时期. 这
最大 指定 转换 时间 是 3.25
µ
s (6 mhz ) 和
2.8
µ
s (7 mhz) 为 这 一个 和 k grades 各自 为 这
ad7851 (19.5 t
clkin,
clkin = 6/7 mhz). 当 一个 转换
是 完成, 这 busy 输出 变得 低, 和 然后 这 结果 的
这 转换 能 是 读 用 accessing 这 数据 通过 这 se-
rial 接口. 至 获得 最佳的 效能 从 这 部分,
这 读 运作 应当 不 出现 在 这 转换 或者
500 ns 较早的 至 这 next
CONVST
rising 边缘. 不管怎样, 这
最大 throughput 比率 是 达到 用 读/writing dur-
ing 转换, 和 读/writing 在 转换 是 likely
至 降级 这信号 至 (噪音 + 扭曲量) 用 仅有的 0.5 dbs. 这
AD7851能 运作 在 throughput 比率 向上 至 333 khz. 为 这
ad7851 一个 转换 takes19.5 clkin 时期, 2 clkin
时期 是 需要 为 这acquisition 时间 给 一个 全部 循环
时间 的 3.59
µ
s (= 279 khz, clkin = 6 mhz) 为 这 k 等级
和 3.08
µ
s (= 325 khz, clkin = 7 mhz) 为 这 一个 等级.
典型 连接 图解
图示 10 显示 一个 典型 连接 图解 为 这 ad7851.
这 din 线条 是 系 至 dgnd 所以 那 非 数据 是 写 至 这
部分. 这 agnd 和 这 dgnd 管脚 是 连接 一起
在 这 设备 为 好的 噪音 抑制. 这
CAL
管脚 有 一个
0.01
µ
f 电容 至 使能 一个 自动 自-校准 在
电源-向上. 这 sclk 和
同步
是 配置 作 输出 用
having sm1 和 sm2 在 dv
DD
. 这 转换 结果 是 输出
在 一个 16-位 文字 和 2 leading zeros followed 用 这 msb 的
这 14-位 结果. 便条 那 之后 这 av
DD
和 dv
DD
电源-向上,
这 部分 将 需要 150 ms 为 这 内部的 涉及 至 settle
和 为 这 自动 校准 在 电源-向上 至 是 完成.
为 产品 在哪里 电源 消耗量 是 一个 主要的 concern,
这
睡眠
管脚 能 是 连接 至 dgnd. 看 电源-向下
部分 为 更多 detail 在 低 电源 产品.
: 点此下载
