首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:963279
 
资料名称:ADS5553IPFP
 
文件大小: 533K
   
说明
 
介绍:
Dual 14 BIT, 65 MSPS Analog-to-Digital Converter
 
 


: 点此下载
  浏览型号ADS5553IPFP的Datasheet PDF文件第2页
2
浏览型号ADS5553IPFP的Datasheet PDF文件第3页
3
浏览型号ADS5553IPFP的Datasheet PDF文件第4页
4
浏览型号ADS5553IPFP的Datasheet PDF文件第5页
5

6
浏览型号ADS5553IPFP的Datasheet PDF文件第7页
7
浏览型号ADS5553IPFP的Datasheet PDF文件第8页
8
浏览型号ADS5553IPFP的Datasheet PDF文件第9页
9
浏览型号ADS5553IPFP的Datasheet PDF文件第10页
10
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
ADS5553
SLWS158
二月 2005
www.德州仪器.com
6
定时 特性
便条
:
它 是 推荐 那 这 加载 在 clkout 和 所有 数据 线条 是 准确地 matched 至 确保 那 这 在之上定时
matchesclosely 和 这 指定 值.
数据 Invalid
t
开始
t
PD
i = t
开始
+ t
su
N
17 N
16 N
15 N
14 N
13 N
3N
2N
1N
t
终止
t
su
t
h
t
一个
数据 输出
(d0
d11)
输出 时钟
输入 时钟
相似物
输入
信号
样本
N
n + 1
n + 2
n + 3
n + 4
n + 14 n + 15
n + 16
n + 17
16.5 时钟 循环
图示 1. 定时 图解
定时 特性
(3)
全部 温度 范围 (t
最小值
=
40
°
c 至 t
最大值
= +85
°
c), 抽样 比率 = 65 msps, 50% 时钟 职责 循环, 和 av
DD
= drv
DD
= 3.3 v,
除非 否则 指出
参数 描述 最小值 典型值 最大值 单位
切换 规格
aperture 延迟, t
一个
输入 clk 下落 边缘 至 数据 抽样 要点 1 ns
aperture 延迟 相一致, t
一个
频道-至-频道 aperture 延迟 相一致 50 ps
aperture jitter (uncertainty) uncertainty 在 抽样 instant 300 fs
Latency 16.5
时钟
Cyles
数据 建制 时间, t
su
数据 有效的
(1)
至 50% 的 clkout rising 边缘 4.3 6 ns
数据 支撑 时间, t
h
50% 的 clkout rising 边缘 至 数据 becoming invalid
(1)
2 2.8 ns
数据 开始 时间, t
开始
50% 的 时钟 输入 至 beginning 的 有效的 数据
(1)
2.5 4.5 ns
数据 停止 时间, t
终止
50% 的 时钟 输入 至 终止 的 有效的 数据
(1)
9 10.6 ns
数据 上升 时间, t
r
数据 上升 时间 量过的 从 20% 至 80% 的 drv
DD
6.6 ns
数据 下降 时间, t
f
数据 下降 时间 量过的 从 80% 至 20% 的 drv
DD
5.5 ns
数据 建制 时间, t
su
数据 有效的
(1)
至 50% 的 clkout rising 边缘, f
S
= 40 msps 8.5 11 ns
数据 支撑 时间, t
h
50% 的 clkout rising 边缘 至 数据 becoming invalid
(1)
,
f
S
= 40 msps
2.6 4 ns
数据 开始 时间, t
开始
50% 的 时钟 输入 至 beginning 的 有效的 数据
(1)
, f
S
= 40 msps
2.5 1 ns
数据 停止 时间, t
终止
50% 的 时钟 输入 至 终止 的 有效的 数据
(1)
, f
S
= 40 msps 11.5 13 ns
数据 上升 时间, t
r
数据 上升 时间 量过的 从 20% 至 80% 的 drv
DD
,
f
S
= 40 msps
7.5 ns
数据 下降 时间, t
f
数据 下降 时间 量过的 从 80% 至 20% 的 drv
DD
,
f
S
= 40 msps
7.3 ns
输出 使能 (oe) 至 数据 输出
延迟
时间 必需的 为 输出 至 有 稳固的 timings 和 遵守 至
这 输入 时钟
(2)
之后 oe 是 使活动
1000
时钟
循环
(1)
数据 有效的 谈及 至 2 v 为 逻辑 高 和 0.8 v 为 逻辑 低.
(2)
: 数据 outputs 是 有 在里面 一个 时钟 从 assertion 的 oe; 不管怎样 它 takes 1000 时钟 循环 至 确保 稳固的 定时 和 respect 至 输入
时钟.
(3)
: 定时 参数 是 保证 用 设计 和 描绘 和 不 测试 在 生产.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com