AD7849
rev. b
–
13
–
DSP56000
SCK
标准
SC2
AD7849*
LDAC
SCLK
SDIN
同步
*additional 管脚 omitted 为 clarity
计时器
图示 21. ad7849 至 dsp56000 接口
ad7849-tms320c2x 接口
图示 22 显示 一个 串行 接口 在 这 ad7849 和 这
tms320c2x dsp 处理器. 在 这个 接口, 这 clkx 和
fsx 信号 为 这 tms320c2x 应当 是 发生 使用
外部 时钟/计时器 电路系统. 这 fsx 管脚 的 这 tms320c2x
必须 是 配置 作 一个 输入. 数据 从 这 tms320c2x 是
有效的 在 这 下落 边缘 的 clkx.
TMS320C2x
FSX
CLKX
DX
AD7849*
LDAC
SCLK
SDIN
同步
*additional 管脚 omitted 为 clarity
时钟/计时器
图示 22. ad7849 至 tms320c2x 接口
这 时钟/计时器 电路系统 发生 这
LDAC
信号 为 这
ad7849 至 同步 这 更新 的 这 输出 和 这 串行
传递. alternatively, 这 自动 更新 模式 将 是
选择 用 连接
LDAC
至 dgnd.
ad7849-68hc11 接口
图示 23 显示 一个 串行 接口 在 这 ad7849 和 这
68hc11 微控制器. sck 的 这 68hc11 驱动 sclk 的
这 ad7849 当 这 mosi 输出 驱动 这 串行 数据 线条
的 这 ad7849. 这
同步
信号 是 获得 从 一个 端口 线条
(pc0 显示).
为 准确无误的 运作 的 这个 接口, 这 68hc11 应当 是
配置 此类 那 它的 cpol 位 是 一个 0 和 它的 cpha 位 是 一个 1.
当 数据 是 至 是 transmitted 至 这 部分, pc0 是 带去 低.
当 这 68hc11 是 配置 像 这个, 数据 在 mosi 是 有效的
在 这 下落 边缘 的 sck. 这 68hc11 transmits 它的 串行
数据 在 8-位 字节 和 仅有的 第八 下落 时钟 edges occurring
在 这 transmit 循环. 至 加载 数据 至 这 ad7849, pc0 是 left
低 之后 这 第一 第八 位 是 transferred 和 一个 第二 字节 的
数据 是 然后 transferred serially 至 这 ad7849. 当 这 秒-
ond 串行 转移 是 完全, 这 pc0 线条 是 带去 高.
图示 23 显示 这
LDAC
输入 的 这 ad7849 正在 驱动
从 另一 位 可编程序的 端口 线条 (pc1). 作 一个 结果, 这
dac 能 是 updated 用 带去
LDAC
低 之后 这 dac 输入
寄存器 有 被 承载.
68HC11*
PC0
SCK
MOSI
PC1
AD7849*
LDAC
SCLK
SDIN
同步
*additional 管脚 omitted 为 clarity
图示 23. ad7849 至 68hc11 接口
ad7849-87c51 接口
一个 串行 接口 在 这 ad7849 和 这 87c51 微观的-
控制 是 显示 在 图示 24. txd 的 这 87c51 驱动
sclk 的 这 ad7849 当 rxd 驱动 这 串行 数据 线条 的
这 部分. 这
同步
信号 是 获得 从 这 端口 线条 p3.3
和 这
LDAC
线条 是 驱动 端口 线条 p3.2.
这 87c51 提供 这 lsb 的 它的 sbuf 寄存器 作 这 第一 位
在 这 串行 数据 stream. 因此, 这 用户 将 有 至 确保
那 这 数据 在 这 sbuf 寄存器 是 arranged correctly 所以 那
这 大多数 重大的 位 是 这 第一 至 是 transmitted 至 这
ad7849 和 这 last 位 至 是 sent 是 这 lsb 的 这 文字 至 是
承载 至 这 ad7849. 当 数据 是 至 是 transmitted 至 这
部分, p3.3 是 带去 低. 数据 在 rxd 是 有效的 在 这 下落
边缘 的 txd. 这 87c51 transmits 它的 串行 数据 在 8-位 字节
和 仅有的 第八 下落 时钟 edges occurring 在 这 transmit
循环. 至 加载 数据 至 这 ad7849, p3.3 是 left 低 之后 这
第一 第八 位 是 transferred 和 一个 第二 字节 的 数据 是 然后
transferred serially 至 这 ad7849. 当 这 第二 串行
转移 是 完全, 这 p3.3 线条 是 带去 高.
图示 24 显示 这
LDAC
输入 的 这 ad7849 驱动 从
这 位 可编程序的 端口 线条 p3.2. 作 一个 结果, 这 dac 输出-
放 能 是 updated 用 带去 这
LDAC
线条 低 下列的 这
completion 的 这 写 循环. alternatively
LDAC
可以 是
hardwired 低 和 这 相似物 输出 将 是 updated 在 这
sixteenth 下落 边缘 的 txd 之后 这
同步
信号 为 这
dac 有 gone 低.
87C51*
p3.3
TXD
RXD
p3.2
AD7849*
LDAC
SCLK
SDIN
同步
*additional 管脚 omitted 为 clarity
图示 24. ad7849 至 87c51 接口
: 点此下载
