ad7837/ad7847
rev. c
–11–
微处理器 interfacing–ad7837
计算数量 23 至 25 显示 这 ad7837 配置 为 接合 至
微处理器 和 8-位 数据 总线 系统. 在 所有 具体情况, 数据 是
正确的-justified 和 这 ad7837 是 记忆-编排 和 这 二
最低 地址 线条 的 这 微处理器 地址 总线 驱动
这 a0 和 a1 输入 的 这 ad7837. five 独立的 记忆
地址 是 必需的, 一个 为 这 各自 ms 获得 和 一个 为
各自 ls 获得 和 一个 为 这 一般
LDAC
输入. 数据 是
写 至 这 各自的 输入 获得 在 二 写 行动.
也 高 字节 或者 低 字节 数据 能 是 写 第一 至 这
输入 获得. 一个 写 至 这 ad7837
LDAC
地址 transfers 这
数据 从 这 输入 latches 至 这 各自的 dac latches 和
updates 两个都 相似物 输出. alternatively, 这
LDAC
输入
能 是 异步的 和 能 是 一般 至 一些 ad7837s
为 同时发生的 updating 的 一个 号码 的 电压 途径.
ad7837–8051/8088 接口
图示 23 显示 这 连接 图解 为 接合 这
ad7837 至 两个都 这 8051 和 这 8088. 在 这 8051, 这
信号
PSEN
是 使用 至 使能 这 地址 解码器 当
DEN
是 使用 在 这 8088.
地址
DECODE
CS
LDAC
WR
DB7
DB0
ALE
AD7
AD0
8051/8088
AD7837
*
地址 总线
地址/数据 总线
OCTAL
获得
WR
*
额外的 管脚 omitted 为 clarity
a0 a1
EN
A15
A8
PSEN
或者
DEN
图示 23. ad7837 至 8051/8088 接口
ad7837–mc68008 接口
一个 接口 在 这 ad7837 和 这 mc68008 是 显示
在 图示 24. 在 这 图解 显示, 这
LDAC
信号 是 获得
从 一个 异步的 计时器 但是 这个 能 是 获得 从 这
地址 解码器 作 在 这 previous 接口 图解.
WR
r/
W
DS
DTACK
地址
DECODE
CS
LDAC
DB7
DB0
D7
D0
AD7837
*
地址 总线
数据 总线
*
额外的 管脚 omitted 为 clarity
a0 a1
EN
A19
A0
作
计时器
MC68008
图示 24. ad7837 至 68008 接口
地址
DECODE
CSA
CSB
WR
DB11
DB0
ALE
AD15
AD0
8086
AD7847
*
地址 总线
地址/数据 总线
16 位
获得
WR
*
额外的 管脚 omitted 为 clarity
图示 20. ad7847 至 8086 接口
ad7847–mc68000 接口
图示 21 显示 一个 接口 在 这 ad7847 和 这
mc68000. once 又一次 一个 单独的 move 操作指南 负载 这
12-位 文字 在 这 选择 dac 获得.
CSA
和
CSB
是
和-gated 至 provide 一个
DTACK
信号 当 也 dac
获得 是 选择.
地址
DECODE
CSA
CSB
WR
DB11
DB0
A23
A1
MC68000
AD7847
*
地址 总线
数据 总线
作
*
额外的 管脚 omitted 为 clarity
EN
r/
W
D15
D0
LDS
DTACK
图示 21. ad7847 至 mc68000 接口
ad7847–tms320c10 接口
图示 22 显示 一个 接口 在 这 ad7847 和 这
tms320c10 dsp 处理器. 一个 单独的 输出 操作指南 负载
这 12-位 文字 在 这 选择 dac 获得.
地址
DECODE
CSA
CSB
WR
DB11
DB0
A11
A0
TMS320C10
AD7847
*
地址 总线
数据 总线
我们
*
额外的 管脚 omitted 为 clarity
EN
D15
D0
MEN
图示 22. ad7847 至 tms320c10 接口
: 点此下载
