首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:964765
 
资料名称:AD7846JP
 
文件大小: 615K
   
说明
 
介绍:
LC2MOS 16-Bit Voltage Output DAC
 
 


: 点此下载
  浏览型号AD7846JP的Datasheet PDF文件第7页
7
浏览型号AD7846JP的Datasheet PDF文件第8页
8
浏览型号AD7846JP的Datasheet PDF文件第9页
9
浏览型号AD7846JP的Datasheet PDF文件第10页
10

11
浏览型号AD7846JP的Datasheet PDF文件第12页
12
浏览型号AD7846JP的Datasheet PDF文件第13页
13
浏览型号AD7846JP的Datasheet PDF文件第14页
14
浏览型号AD7846JP的Datasheet PDF文件第15页
15
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
AD7846
rev. e
–11–
位置 度量 应用
图示 22 显示 这 ad7846 在 一个 位置 度量 appli-
cation 使用 一个 lvdt (直线的 能变的 displacement trans-
ducer), 一个 ad630 同步的 demodulator 和 一个 比较器
至 制造 一个 16-位 lvdt-至-数字的 转换器. 这 lvdt 是
excited 和 一个 fixed 频率 和 fixed 振幅 sine 波
(通常地 2.5 khz, 2 v pk-pk). 这 输出 的 这 secondary coil
是 在antiphase 和 它们的 相关的 amplitudes 取决于 在 这
位置 的 这 核心 在 这 lvdt. 这 ad7846 输出 interpo-
lates 在 这些 二 输入 在 回馈 至 这 dac 输入
代号. 这 ad630 是 设置 向上 所以 那 它 rectifies 这 dac 输出
信号. 因此, 如果 这 输出 的 这 dac 是 在 阶段 和 这
V
REF+
输入, 这 反相的 输入 至 这 比较器 将 是 posi-
tive, 和 如果 它 是 在 阶段 和 v
ref–,
这 输出 将 是 负的.
用 turning 在 各自 位 的 这 dac 在 succession 开始 和
这 msb, 和 deciding 至 leave 它 在 或者 转变 它 止 为基础 在 这
比较器 输出, 一个 16-位 度量 的 这 核心 位置 是
得到.
AD7846*
LVDT
R
V
输出
DGND
V
REF+
V
REF
DB0DB15
R1
100k
C1
1
F
处理器 数据 总线
信号
地面
处理器 端口
*additional 管脚
omitted 为 clarity
(1
x)asin
t
x asin
t
ASIN
t
AD630*
图示 22. ad7846 在 位置 度量 应用
微处理器 接合
ad7846-至-8086 接口
图示 23 显示 这 8086 16-位 处理器 接合 至 这
ad7846. 这 翻倍 buffering 特性 的 这 dac 是 不 使用
在 这个 电路 自从
LDAC
是 permanently 系 至 0 v. ad0–
ad15 (这 16-位 数据 总线) 是 连接 至 这 dac 数据 总线
(db0–db15). 这 16-位 文字 是 写 至 这 dac 在 一个
mov 操作指南 和 这 相似物 输出 responds 立即.
在 这个 例子, 这 dac 地址 是 d000h.
AD7846*
+5V
数据 总线
*linear 电路系统
omitted 为 clarity
CS
LDAC
CLR
r/
W
DB0
DB15
16-位
获得
8086
ALE
DEN
RD
WR
AD0
AD15
地址
DECODE
地址 总线
图示 23. ad7846-至-8086 接口 电路
在 一个 多样的 dac 系统, 这 翻倍 buffering 的 这 ad7846
准许 这 用户 至 同时发生地 更新 所有 dacs. 在 图示
24, 一个 16-位 文字 是 承载 至 这 输入 latches 的 各自 的 这
dacs 在 sequence. 然后, 和 一个 操作指南 至 这 appropri-
ate 地址,
CS4
(i.e.,
LDAC
) 是 brought 低, updating 所有 这
dacs 同时发生地.
AD7846*
CS
LDAC
CLR
r/
W
DB0
DB15
+5V
数据 总线
*linear 电路系统
omitted 为 clarity
16-位
获得
8086
ALE
DEN
RD
WR
AD0
AD15
地址
DECODE
地址 总线
AD7846*
CS
LDAC
CLR
r/
W
DB0
DB15
+5V
AD7846*
CS
LDAC
CLR
r/
W
DB0
DB15
+5V
图示 24. ad7846-至-8086 接口: 多样的 dac 系统
ad7846-至-mc68000 接口
接合 在 这 ad7846 和 mc68000 是 accom-
plished 使用 这 电路 的 图示 25. 这 下列的 routine
写 数据 至 这 dac latches 和 然后 输出 这 数据 通过 这
dac 获得.
1000 move.w #w, d0 这 desired dac 数据, w,
是 承载 在 数据 regis-
ter 0. w 将 是 任何 值
在 0 和 65535
(decimal) 或者 0 和 ffff
(hexadecimal).
move.w d0, $e000 这 数据, w, 是 transferred
在 d0 和 这 dac
寄存器.
move.w #228, d7 控制 是 returned 至 这
TRAP #14 系统 监控 使用
这些 二 说明.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com