rev. 0
AD5532HS
–
9
–
微处理器 接合
ad5532hs-至-adsp-21xx 接口
这 adsp-21xx 家族 的 dsps 是 容易地 连接 至 这
AD5532HS没有 这 需要 为 extra 逻辑.
一个 数据 transfer 是 initiated 用 writing 一个 文字 至 这 tx register
之后 这 sport 有 被 使能. 在 一个 写 sequence, 数据 是
clocked 输出 在 各自 rising 边缘 的 这 dsp
’
s 串行 时钟 和
clocked 在 这 ad5532hs 在 这 下落 边缘 的 它的 sclk.
这easiest 方法 至 提供 这 19-位 数据-文字 必需的 用
这 ad5532hs, 是 至 transmit 二 10-位 数据-words 从 这
adsp-21xx. 确保 那 这 数据 是 positioned correctly 在 这
tx 寄存器 所以 那 这 第一 19 位 transmitted 包含有效的
数据. 这 sport 控制 寄存器 应当 是 设置 向上 作 跟随:
TFSW = 1, alternate framing
INVTFS = 1, 起作用的 低 框架 信号
DTYPE = 00, 正确的 justify 数据
ISCLK = 1, 内部的 串行 时钟
TFSR = 1, 框架 每 文字
ITFS = 1, 内部的 framing 信号
SLEN = 1001, 10-位 数据 文字
图示 3 显示 这 连接 图解.
SCLK
AD5532HS
*
同步
TFS
D
在
DT
SCLK
adsp-2101/
adsp-2103
*
*
额外的 管脚 omitted 为 clarity
图示 3. ad5532hs-至-adsp-2101/adsp-2103 接口
ad5532hs-至-mc68hc11 接口
这 serial 附带的 接口 (spi) 在 这 mc68hc11 是
configured 为 主控 模式 (mstr = 1), 时钟 polarity 位
(cpol) = 0 和 这 时钟 阶段 位 (cpha) = 1. 这 spi 是
配置 用 writing 至 这 spi 控制 寄存器 (spcr)
—
看
68hc11 用户 手工的
. sck 的 这 68hc11 驱动 这 sclk 的
这 ad5532hs 和 这 mosi 输出 驱动 这 串行 数据 线条
(d
在
) 的 这 ad5532hs. 这
同步
信号 是 获得 从 一个 端口
线条 (pc7). 当 数据 是 正在 transmitted 至 这 ad5532hs, 这
同步
线条 是 带去 低 (pc7). 数据 appearing 在 这 mosi
输出 是 有效的 在 这 下落 边缘 的 sck. 这 68hc11 transfers
仅有的第八 位 的 数据 在 各自 串行 转移 运作;
therefore, 三 consecutive 写 行动 是 需要 至
transmit 19 位 的 数据. 数据 是 transmitted msb 第一. 它 是
重要的 至 left-justify 这 data 在 这 spdr 寄存器 所以那
这 第一 19位 transmitted 包含 有效的 数据. pc7 必须 是
牵引的 低 至 开始 一个 转移. 它 是 带去 高 和 牵引的 低
又一次 在之前 任何 更远写 循环 能 引领 放置. 看 figure 4.
SCLK
AD5532HS
*
同步
D
在
PC7
SCK
MC68HC11
*
*
额外的 管脚 omitted 为 clarity
MOSI
图示 4. ad5532hs-至-mc68hc11 接口
ad5532hs-至-pic16c6x/7x 接口
这 pic16c6x/7x 同步的 串行 端口 (ssp) 是 配置
作 一个 spi 主控 和 这 时钟 polarity 位 = 0. 这个 是 完毕
用 writing 至 这 同步的 串行 端口 控制 寄存器
(sspcon). 看 用户
pic16/17 微控制器 用户 手工的
.
在 这个 例子 i/o 端口 ra1 是 正在 使用 至 脉冲波
同步
和 使能 这 串行 端口 的 这 ad5532hs. 这个 microcontroller
transfers 仅有的 第八 位 的 数据 在 各自 串行 转移
运作; 因此, 三 consecutive 写 行动 是
需要 至transmit 19 位 的 数据. 数据 是 transmitted msb
第一. 它 是 重要的 至 left-justify 这 data 在 这 spdr 寄存器
所以 那 这 第一 19 位 transmitted 包含 有效的 数据. ra1
必须 是 pulled 低 至 开始 一个 转移. 它 是带去 高 和牵引的
低 又一次 在之前 任何 更远写 循环 能 引领 放置. 图示 5
显示 这 连接图解.
SCLK
pic16c6x/7x
*
同步
D
在
sck/rc3
AD5532HS
*
*
额外的 管脚 omitted 为 clarity
sdi/rc4
RA1
图示 5. ad5532hs-至-pic16c6x/7x 接口
ad5532hs-至-8051 接口
这 ad5532hs 需要 一个 时钟 同步 至 这 串行
数据. 这 8051 串行 接口 必须 因此 是 运作 在
模式 0. 在 这个 模式 串行 数据 exits这 8051 通过 rxd
和 一个 变换 时钟 是 输出 在 txd. 这
同步
信号 是 获得
从 一个 端口 线条 (p1.1). 图示 6 显示 如何 这 8051 是连接
至 这 ad5532hs. 因为 这 ad5532hs shifts 数据 输出 在
这 rising 边缘 的 这 变换 时钟 和 latches 数据 在 在 这
下落 边缘, 这 变换 时钟 必须 是 inverted. 便条 也 那
这 ad5532hs requires 它的 数据 和 这 msb 第一. 自从 这
8051 输出 这 lsb 第一, 这 transmit routine 必须 引领 这个
在 账户.
AD5532HS
*
SCLK
D
在
同步
TxD
RxD
p1.1
8051
*
*
额外的 管脚 omitted 为 clarity
图示 6. ad5532hs-至-8051 接口
: 点此下载
