ad660 至 mc68hc11 (spi 总线) 接口
这 ad660 接口 至 这 motorola spi (串行 附带的 在-
terface) 是 显示 在 图示 8. 这 mosi, sck, 和
SS
管脚 的
这 hc11 是 各自 连接 至 这 bit0,
CS
和
ldac 管脚 的 这 ad660. 这
SER
管脚 的 这 ad660 是 系
低 造成 这 第一 分级 获得 至 是 transparent. 这 majority
的 这 接合 issues 是 带去 小心 的 在 这 软件 最初的-
ization. 一个 典型 routine 此类 作 这 一个 显示 在下 begins 用
initializing 这 状态 的 这 各种各样的 spi 数据 和 控制 寄存器.
这 大多数 重大的 数据 字节 (msby) 是 然后 retrieved 从
记忆 和 processed 用 这 sendat 子例程. 这
SS
管脚 是 驱动 低 用 indexing 在 这 portd 数据 寄存器 和
clear 位 5. 这个 导致 这 2nd 分级 获得 的 这 ad660 至 是-
来到 transparent. 这 msby 是 然后 设置 至 这 spi 数据 regis-
ter 在哪里 它 是 automatically transferred 至 这 ad660.
这 hc11 发生 这 requisite 8 时钟 脉冲 和 数据 有效的
在 这 rising edges. 之后 这 大多数 重大的 字节 是 transmit-
ted, 这 least 重大的 字节 (lsby) 是 承载 从 记忆
和 transmitted 在 一个 类似的 fashion. 至 完全 这 转移,
这 ldac 管脚 是 驱动 高 闭锁 这 完全 16-位 文字
在 这 ad660.
INIT LDAA #$2F ;
SS
= i; sck = 0; mosi = i
STAA PORTD ;send 至 spi 输出
LDAA #$38 ;
SS
, sck,mosi = 输出
STAA DDRD ;send 数据 方向 信息
LDAA #$50 ;dabl intrpts,spi 是 主控 &放大; 在
STAA SPCR ;cpol=0, cpha = 0,1mhz 波特 比率
NEXTPT LDAA MSBY ;加载 accum w/upper 8 位
BSR SENDAT ;jump 至 dac 输出 routine
JMP NEXTPT ;极大的 循环
SENDAT LDY #$1000 ;要点在 在-碎片 寄存器
BCLR $08,y,$20 ;驱动 ss (ldac) 低
STAA SPDR ;send ms-字节 至 spi 数据 reg
WAIT1 LDAA SPSR ;审查 状态 的 spie
BPL WAIT1 ;poll 为 终止 的 x-使命
LDAA LSBY ;得到 低 8 位 从 记忆
STAA SPDR ;send ls-字节 至 spi 数据 reg
WAIT2 LDAA SPSR ;审查 状态 的 spie
BPL WAIT2 ;poll 为 终止 的 x-使命
BSET $08,y,$20 ;driv
SS
高 至 获得 数据
RTS
BIT0
LDAC
SER
AD660
MDSI
SCK
68HC11
CS
SS
图示 8. ad660 至 68hc11 (spi) 接口
ad660 至 microwire 接口
这 有伸缩性的 串行 接口 的 这 ad660 是 也 兼容
和 这 国家的 半导体 microwire
接口.
这 microwire 接口 是 使用 在 微控制器 此类 作
这 cop400 和 cop800 序列 的 processors. 一个 generic inter-
面向 至 这 microwire 接口 是 显示 在 图示 9. 这
g1, sk, 和 所以 管脚 的 这 microwire 接口 是 respec-
tively 连接 至 这 ldac,
CS
和 bit0 管脚 的 这
ad660.
microwire 是 一个 注册 商标 的 国家的 半导体.
BIT0
LDAC
SER
AD660
所以
SK
MICROWIRE
CS
G1
图示 9. ad660 至 microwire 接口
ad660 至 adsp-210x 家族 接口
这 串行 模式 的 这 ad660 降低 这 号码 的 控制
和 数据 线条 必需的 至 接口 至 数字的 信号 processors
(dsps) 此类 作 这 adsp-210x 家族. 这 应用 在 图-
ure 10 显示 这 接口 在 一个 adsp-2101 和 这
ad660. 两个都 这 tfs 管脚 和 这 dt 管脚 的 这 adsp-2101
应当 是 连接 至 这
SER
和 bit0 管脚 的 这 ad660,
各自. 一个 反相器 是 必需的 在 这 sclk 输出
和 这
CS
输入 的 这 ad660 在 顺序 至 使确信 那 数据
transmitted 至 这 bit0 管脚 是 有效的 在 这 rising 边缘 的
CS
.
这 串行 端口 (sport) 的 这 dsp 应当 是 配置 为
alternate framing 模式 所以 那 tfs 遵守 和 这 文字-
长度 framing 必要条件 的
SER
. 便条 那 这 invtfs 位
在 这 sport 控制 寄存器 应当 是 设置 至 invert 这 tfs
信号 所以 那
SER
是 这 准确无误的 极性. 这 ldac 信号,
这个 必须 满足 这 最小 支撑 规格 的 t
IH
, 是 容易地
发生 用 delaying 这 rising 边缘 的
SER
和 一个 74hc74
flip-flop. 这
CS
信号 clocks 这 flip-flop 结果 在 一个 延迟
的 大概 一个
CS
时钟 循环.
在 产品 此类 作 波形 一代, 精确 定时 的
这 输出 样本 是 重要的 至 避免 噪音 那 将 是 在-
duced 用 jitter 在 这 ldac 信号. 在 这个 例子, 这
adsp-2101 是 设置 向上 至 使用 这 内部的 计时器 至 中断 这
处理器 在 这 准确的 和 desired 样本 比率. 当 这
计时器 中断 occurs, 这 processors’s 16-位 数据 文字 是 writ-
ten 至 这 transmit 寄存器 (txn). 这个 导致 这 dsp 至 自动-
matically 发生 这 tfs 信号 和 begin 传递 的 这
数据.
BIT0
LDAC
AD660
DT
SCLK
adsp-210x
CS
TFS SER
D
Q
74HC04
74HC74
图示 10. ad660 至 adsp-210x 接口
ad660 至 z80 接口
图示 11 显示 一个 zilog z-80 8-位 微处理器 连接 至
这 ad660 使用 这 字节 模式 接口. 这 翻倍-缓冲
能力 的 这 ad660 准许 这 微处理器 至 indepen-
dently 写 至 这 低 和 高 字节 寄存器, 和 更新 这
dac 输出. 处理器 speeds 向上 至 6 mhz 在 z-80b 需要
非 extra wait states 至 接口 和 这 ad660 使用 一个
74als138 作 这 地址 解码器.
ad660–microprocessor 接口 部分
–10–
rev. 一个
: 点此下载
