ad7824/ad7828
–10–
rev. f
微处理器 接合
这 ad7824/ad7828 是 设计 至 接口 至 微处理器
作 读 仅有的 记忆 (只读存储器). 相似物 频道 选择, con-
版本 开始, 和 数据 读 行动 是 控制 用
CS
,
RD
,
和 这 频道 地址 输入. 这些 信号 是 一般 至
所有 记忆 附带的 设备.
z80 微处理器
图示 16 显示 一个 典型 ad7824/ad7828–z80 接口. 这
ad7824/ad7828 是 运行 在 模式 0. 假设 这 模数转换器 是
assigned 一个 记忆 块 开始 在 地址 c000. 这 下列-
ing 加载 操作指南 至 任何 的 这 地址 列表 在 表格 ii
将 开始 一个 转换 的 这 选择 频道 和 读 这
转换 结果.
ld b, (c000)
在 这 beginning 的 这 操作指南 循环 当 这 模数转换器
地址 是选择, rdy asserts 这 wait 输入 所以 那 这
z80 是 强迫 在 一个 wait 状态. 在 这 终止 的 转换,
rdy returns 高 和 这 转换 结果 是 放置 在 这 b
寄存器 的 这 微处理器.
数据 总线
地址 总线
地址
DECODE
EN
5V
5k
A0
A1
A2
Z80
AD7824
*
AD7828
*
A15
A0
MREQ
WAIT
RD
D7
D0
CS
RDY
RD
DB7
DB0
A0 A1 A2
**
直线的 电路系统 omitted 为 clarity.
为 这 AD7828 仅有的
**
*
图示 16. ad7824/ad7828–z80 lnterface
表格 ii. 地址 频道 选择
AD7824 AD7828
地址 频道 频道
C000 1 1
C001 2 2
C002 3 3
C003 4 4
C004 5
C005 6
C006 7
C007 8
mc68000 微处理器
图示 17 显示 一个 mc68000 接口. 这 ad7824/ad7828
是 运行 在 模式 0. 假设 这 模数转换器 是 又一次 assigned 一个
记忆 块 开始 在 地址 c000. 一个 move 操作指南
至 任何 的 这 地址 在 表格 ii 开始 一个 转换 和 读
这 转换 结果.
MOVE
×
b $c000, d0
once 转换 有 begun, 这 mc68000 inserts wait states
直到 int 变得 低, asserting dtack 在 这 终止 的 转换.
这 微处理器 然后 places 这 转换 结果 在 这
d0 寄存器.
数据 总线
地址 总线
地址
DECODE
EN
5V
5k
A0
A1
A2
AD7824
*
AD7828
*
A23
A1
D7
D0
CS
RDY
RD
DB7
DB0
A0 A1 A2
**
CLR
D
CK
Q
7474
DTACK
r/
W
作
MC68000
直线的 电路系统 omitted 为 clarity.
为 这 AD7828 仅有的
**
*
图示 17. ad7824/ad7828–mc68000 接口
tms32010 microcomputer
一个 tms32010 接口 是 显示 在 图示 18. 这 ad7824/
ad7828 是 运行 在 模式 1 (i.e., 非
µ
p wait states). 这
模数转换器 是 编排 在 一个 端口 地址. 这 下列的 i/o 操作指南
开始 一个 转换 和 读 这 previous 转换 结果 在
这 accumulator.
在, 一个 pa (pa = 端口 地址)
这 端口 地址 (000 至 111) 选择 这 相似物 频道 至 是
转变. 当 转换 是 完全, 一个 第二 i/o instruc-
tion (在, 一个 pa) 读 这 向上-至-日期 数据 在 这 accumulator
和 开始 另一 转换. 一个 延迟 的 2.5
µ
s 必须 是 允许
在 conversions.
数据 总线
A2
**
AD7824
*
AD7828
*
A1
A0
CS
RD
DB7
DB0
PA 2
PA 1
PA 0
MEN
DEN
D7
D0
TMS32010
直线的 电路系统 omitted 为 clarity.
为 这 AD7828 仅有的
**
*
图示 18. ad7824/ad7828–tms32010 接口
: 点此下载
