首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:964958
 
资料名称:AD7920BKS-REEL
 
文件大小: 1091K
   
说明
 
介绍:
250 kSPS, 10-/12-Bit ADCs in 6-Lead SC70
 
 


: 点此下载
  浏览型号AD7920BKS-REEL的Datasheet PDF文件第11页
11
浏览型号AD7920BKS-REEL的Datasheet PDF文件第12页
12
浏览型号AD7920BKS-REEL的Datasheet PDF文件第13页
13
浏览型号AD7920BKS-REEL的Datasheet PDF文件第14页
14

15
浏览型号AD7920BKS-REEL的Datasheet PDF文件第16页
16
浏览型号AD7920BKS-REEL的Datasheet PDF文件第17页
17
浏览型号AD7920BKS-REEL的Datasheet PDF文件第18页
18
浏览型号AD7920BKS-REEL的Datasheet PDF文件第19页
19
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
rev. b
ad7910/ad7920
–15–
串行 接口
计算数量 13 和 14 显示 这 详细地 定时 图解 为 串行
接合 至 这 ad7920 和 ad7910, 各自. 这 串行
时钟 提供 这 转换 时钟 和 也 控制 这 转移
的 信息 从 这 ad7910/ad7920 在 转换.
CS
信号 initiates 这 数据 转移 和 转换 处理.
这 下落 边缘 的
CS
puts 这 追踪-和-支撑 在 支撑 模式
和 takes 这 总线 输出 的 三-状态; 这 相似物 输入 是 抽样
在 那 要点. 这 转换 是 也 initiated 在 这个 要点.
为 这 ad7920, 这 转换 需要 16 sclk 循环 至
完全. once 13 sclk 下落 edges 有 消逝, 追踪-和-
支撑 变得 后面的 在 追踪 在 这 next sclk rising 边缘 作 显示
在 图示 13 在 要点 b. 在 这 16th sclk 下落 边缘, 这
sdata 线条 变得 后面的 在 三-状态. 如果 这 rising 边缘 的
CS
occurs 在之前 16 sclks 有 消逝, 然后 这 转换 是
terminated 和 这 sdata 线条 变得 后面的 在 三-状态;
否则, sdata returns 至 三-状态 在 这 16th sclk
下落 边缘, 作 显示 在 图示 13. 十六 串行 时钟循环
是 必需的 至 执行 这 转换 处理 和 至进入 数据
从 这 ad7920.
为 这 ad7910, 这 转换 需要 14 sclk 循环 至
完全. once 13 sclk 下落 edges 有 消逝, 追踪-和-
支撑 变得 后面的 在 追踪 在 这 next sclk rising 边缘, 作 显示
在 图示 14 在 要点 b.
如果 这 rising 边缘 的
CS
occurs 在之前 14 sclks 有 消逝,
这 转换 是 terminated 和 这 sdata 线条 变得后面的 在
三-状态. 如果 16 sclks 是 使用 在 这 循环, sdata returns 至
三-状态 在 这 16th sclk 下落 边缘, 作 显示 在 图示 14.
CS
going 低 clocks 输出 这 第一 leading 零 至 是 读 在 用
这 微控制器 或者 dsp. 这 remaining 数据 是 然后 clocked
输出 用 subsequent sclk 下落 edges beginning 和 这 秒-
ond leading 零. 因此 这 第一 下落 时钟 边缘 在 这 串行
时钟 有 这 第一 leading 零 提供 和 也 clocks 输出 这
第二 leading 零. 这 最终 位 在 这 数据 转移 是 有效的 在
这 16th 下落 边缘, having 正在 clocked 输出 在 这 previous
(15th) 下落 边缘.
在 产品 和 一个 slower sclk, 它 是 可能 至 读 在 数据 在
各自 sclk rising 边缘. 在 这个 情况, 这 第一 下落 边缘 的 sclk
将 时钟 输出 这 第二 leading 零,这个可以 是 读在 这
第一 rising 边缘. 不管怎样, 这 第一 leading 零 那 是 clocked
输出 当
CS
went 低 将 是 missed 除非 它 是 不 读 在
这 第一 下落 边缘. 这 15th 下落 边缘 的 sclk 将 时钟
输出 这 last 位 和 它 可以 是 读 在 这 15th rising sclk 边缘.
如果
CS
变得 低 just 之后 这 sclk 下落 边缘 有 消逝,
CS
clocks 输出 这 第一 leading 零 作 在之前, 和 它 将 是 读 在 这
sclk rising 边缘. 这 next sclk 下落 边缘 clocks 输出 这 第二
leading 零 和 它 可以 是 读 在 这 下列的 rising 边缘.
CS
SCLK
SDATA
t
2
t
6
t
3
t
4
t
7
t
5
t
8
t
转变
t
安静
DB11 DB10 DB2 DB1 DB0
B
三-状态三-
状态
Z
4 leading zeros
12 345 1314 15 16
t
1
1/throughput
图示 13. ad7920 串行 接口 定时 图解
SCLK
1
5
13
15
4 leading zeros
三-状态
t
4
2
34
16
t
5
t
3
t
2
DB9
DB8
DB0
t
6
t
7
t
8
14
Z
t
1
2 trailing zeros
SDATA
t
安静
B
三-状态
CS
t
转变
1/throughput
图示 14. ad7910 串行 接口 定时 图解
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com