ad7911/ad7921
rev. 0 | 页 21 的 28
串行 接口
图示 30 和 图示 31 显示 这 详细地 定时 图解 为
串行 接合 至 这 ad7921 和 ad7911, 各自. 这
串行 时钟 提供 这 转换 时钟 和 也 控制 这
转移 的 信息 从 这 ad7911/ad7921 在
转换.
这
CS
信号 initiates 这 数据 转移 和 转换 处理.
这 下落 边缘 的
CS
puts 这 追踪-和-支撑 在 支撑 模式,
takes 这 总线 输出 的 三-状态, 这 相似物 输入 是 抽样 在
这个 要点, 和 这 转换 是 initiated.
为 这 ad7921, 这 转换 需要 16 sclk 循环 至
完全. once 13 sclk 下落 edges 有 消逝, 这 追踪-
和-支撑 变得 后面的 在 追踪 在 这 next sclk rising 边缘, 作
显示 在 图示 30 在 要点 b. 在 这 16th sclk 下落 边缘,
这 dout 线条 变得 后面的 在 三-状态. 如果 这 rising 边缘 的
CS
occurs 在之前 16 sclks 有 消逝, 然后 这 转换 是
terminated 和 这 dout 线条 变得 后面的 在 三-状态.
否则, dout returns 至 三-状态 在 这 16th sclk
下落 边缘, 作 显示 在 图示 30. 十六 串行 时钟 循环
是 必需的 至 执行 这 转换 处理 和 至 进入
数据 从 这 ad7921.
为 这 ad7911, 这 转换 需要 14 sclk 循环 至
完全. once 13 sclk 下落 edges 有 消逝, 这 追踪-
和-支撑 变得 后面的 在 追踪 在 这 next sclk rising 边缘, 作
显示 在 图示 31 在 要点 b.
如果 这 rising 边缘 的
CS
occurs 在之前 14 sclks 有 消逝,
然后 这 转换 是 terminated 和 这 dout 线条 变得 后面的
在 三-状态. 如果 16 sclks 是 考虑 在 这 循环, dout
returns 至 三-状态 在 这 16th sclk 下落 边缘, 作 显示
在 图示 31.
CS
going 低 clocks 输出 这 第一 leading 零 至 是 读 在 用
这 微控制器 或者 dsp. 这 remaining 数据 是 然后 clocked
输出 用 subsequent sclk 下落 edges beginning 和 这
第二 leading 零. 因此, 这 第一 下落 时钟 边缘 在
这 串行 时钟 有 这 第一 leading 零 提供 和 也
clocks 输出 这 第二 leading 零. 这 最终 位 在 这 数据
转移 是 有效的 在 这 16th 下落 边缘, having 被 clocked
输出 在 这 previous (15th) 下落 边缘.
在 产品 和 一个 slower sclk, 它 是 可能 至 读 在 数据
在 各自 sclk rising 边缘. 在 那 情况, 这 第一 下落 边缘 的
sclk clocks 输出 这 第二 leading 零 和 它 能 是 读 在
这 第一 rising 边缘. 不管怎样, 这 第一 leading 零 那 是
clocked 输出 当
CS
变得 低 是 missed, 除非 它 是 不 读 在
这 第一 下落 边缘. 这 15th 下落 边缘 的 sclk clocks 输出
这 last 位 和 它 能 是 读 在 这 15th rising sclk 边缘.
如果
CS
变得 低 just 之后 这 sclk 下落 边缘 有 消逝,
CS
clocks 输出 这 第一 leading 零 作 在之前 和 它 能 是 读 在
这 sclk rising 边缘. 这 next sclk 下落 边缘 clocks 输出
这 第二 leading 零 和 它 能 是 读 在 这 下列的
rising 边缘.
04350-0-029
零
X
12345 13141516
X CHN X X X X XX
CHN X DB11 DB10 DB2 DB1 DB0Z
t
2
t
6
t
4
t
8
t
9
t
3
t
7
t
5
t
10
t
1
t
安静
t
转变
SCLK
CS
DOUT
三-状态
三-状态
DIN
B
图示 30. ad7921 串行 接口 定时 图解
04350-0-030
零
X
12345 13141516
X CHN X X X X XX
CHN X DB9 DB8 DB0 零 ZEROZ
t
2
t
6
t
4
t
8
t
9
t
3
t
7
t
5
t
10
t
1
t
安静
t
转变
SCLK
CS
DOUT
三-状态 三-状态
二 trailing zeros
DIN
B
图示 31. ad7911 串行 接口 定时 图解
: 点此下载
