rev. 一个
AD8113
–16–
短的-电路 输出 情况
一个lthough 那里 是 短的-电路 电流 保护 在 这 ad8113
输出, 这 输出 电流 能 reach 值 的 55 毫安 在 一个
grounded 输出. 任何
sustained 运作 和 甚至 一个 短接
输出 将 超过 这 最大 消逝 温度 和 能 结果
在 设备 失败 (看 绝对 最大 比率).
产品
这 ad8113 有 二 选项 为 changing 这 程序编制 的
这 crosspoint 矩阵变换. 在 这 第一 选项 一个 串行 文字 的 80 位
能 是 提供 那 将 更新 这 全部 矩阵变换 各自 时间.
这 第二 选项 准许 为 changing 一个 单独的 输出’s pro-
gramming 通过 一个 并行的 接口. 这 串行 选项 需要
更少的 信号, 但是 更多 时间 (时钟 循环) 为 changing 这
programming, 当 这 并行的 程序编制 技巧需要
更多 信号, 但是 能 改变 一个 单独的 输出 在 一个 时间 和 需要
更少的 时钟 循环 至 完全 程序编制.
串行 程序编制
这 串行 程序编制 模式 使用 这 设备 管脚
CE
, clk,
数据 在,
更新
,和
SER
/par. 这 第一 步伐 是 至 assert 一个
低 在
SER
/par 在 顺序 至 使能 这 串行 程序编制
mode.
CE
为 这 碎片 必须 是 低 至 准许 数据 至 是 clocked
在 这 设备. 这
CE
信号 能 是 使用 至 地址 一个 indi-
vidual 设备 当 设备 是 连接 在 并行的.
这
更新
信号 应当 是 高 在 这 时间 那 数据 是
shifted 在 这 设备的 串行 端口. 虽然 这 数据 将 安静的
变换 在 当
更新
是 低, 这 transparent, 异步的
latches 将 准许 这 shifting 数据 至 reach 这 矩阵变换. 这个 将
导致 这 矩阵变换 至 尝试 至 更新 至 每 intermediate 状态 作
定义 用 这 shifting 数据.
这 数据 在 数据 在 是 clocked 在 在 每 向下 边缘 的 clk.
一个 总的 的 80 位 必须 是 shifted 在 至 完全 这 程序-
ming. 为 各自 的 这 16 输出, 那里 是 四 位 (d0–d3)
那 决定 这 源 的 它的 输入 followed 用 一个 位 (d4)
那 确定 这 使能 状态 的 这 输出. 如果 d4 是 低
(输出 无能), 这 四 有关联的 位 (d0–d3) 做 不 mat-
ter, 因为 非 input 将 是 切换 至 那 输出.
这 大多数-重大的-输出-地址 数据 是 shifted 在 第一, 然后
下列的 在 sequence 直到 这 least-重大的-输出-地址
数据 是 shifted 在. 在 这个 要点
更新
能 是 带去 低,这个
将 导致 这 程序编制 的 这 设备 符合 至 这 数据那
是 just shifted 在. 这
更新
寄存器 是 异步的 和
当
更新
是 低 (和
CE
是 低), 它们 是 transparent.
如果 更多 比 一个 ad8113 设备 是 至 是 serially 编写程序 在 一个
系统, 这 数据 输出 信号 从 一个 设备 能 是 connected
至 这 数据 在 的 这 next 设备 至 表格 一个 串行 chain. 所有 的
这 clk,
CE
,
更新
,和
SER
/par 管脚 应当 是 连接
在 并行的 和 运作 作 描述 在之上. 这 串行 数据 是 输入
至 这 数据 在 管脚 的 这 第一 设备 的 这 chain, 和 它 将
波纹 通过 至 这 last. 因此, 这 数据 为 这last 设备
在 这 chain 应当 来到 在 这 beginning 的 这程序编制
sequence. 这 长度 的 这 程序编制 sequence 将 是 80 位
时间 这 号码 的 设备 在 这 chain.
并行的 程序编制
当 使用 这 并行的 程序编制 模式, 它 是 不 需要 至
reprogram 这 全部 设备 当 制造 改变 至 这 矩阵变换.
在 事实, 并行的 程序编制 准许 这 修改 的 一个 单独的
输出 在 一个 时间. 自从 这个 takes 仅有的 一个 clk/
更新
循环, 重大的 时间 savings 能 是 认识到 用 使用 并行的
程序编制.
一个 重要的 仔细考虑 在 使用 并行的 程序编制 是
那 这
重置
信号 做 不 重置 所有 寄存器
在 这 ad8113. 当 带去 低, 这
重置
信号 将 仅有的
设置 各自 输出 至 这 无能 状态. 这个 是 helpful 在
电源-向上 至 确保 那 二 并行的 输出 将 不 是 起作用的
在 这 一样 时间.
之后 最初的 电源-向上, 这 内部的 寄存器 在 这 设备 将
一般地 有 随机的 数据, 甚至 though 这
重置
信号 有
被 asserted. 如果 并行的 程序编制 是 使用 至 程序 一个
输出, 然后 那 输出 将 是 合适的 编写程序, 但是 这
rest 的 这 设备 将 有 一个 随机的 程序 状态 取决于
在 这 内部的 寄存器 内容 在 电源-向上. 因此, 当
使用 并行的 程序编制, 它 是 essential 那 所有 输出
是编写程序 至 一个 desired 状态 之后
电源-向上. this 将 确保 那 这 程序编制 矩阵变换 是
总是 在 一个 知道 状态. 从 然后 在, 并行的 程序编制
能 是 使用 至 modify 一个 单独的 输出 或者 更多 在 一个 时间.
在 类似的 fashion, 如果 两个都
CE
和
更新
是 带去 低
之后 最初的 电源-向上, 这 随机的 电源-向上 数据 在 这 变换
寄存器 将 是 编写程序 在 这 矩阵变换. 因此, 在 顺序
至 阻止 这 crosspoint 从 正在 编写程序 在 一个 un-
知道 状态, 做 不 应用 低 逻辑 水平 至
两个都
CE
和
更新
之后 电源 是 initially
应用. 程序编制 这 全部 变换 寄存器 一个 时间 至 一个
desired 状态, 用 也 串行 或者 并行的 程序编制 之后
最初的 电源-向上, 将 eliminate 这 possibility 的 程序编制
这 矩阵变换 至 一个 unknown 状态.
至 改变 一个 输出’s 程序编制 通过 并行的 程序编制,
SER
/par 和
更新
应当 是 带去 高 和
CE
应当
是 带去 低. 这 clk 信号 应当 是 在 这 高 状态.
这 4-位 地址 的 这输出 至 是编写程序 应当 是 放
在 a0–a3. 这 第一 四 数据 位 (d0–d3) 应当 内容ain 这
信息 那 identifies 这 输入 那 gets 编写程序 至 这
输出 那 是 addressed. 这 fifth 数据 位 (d4) 将 决定
这 使能 状态 的 这 输出. 如果 d4 是 低 (输出 无能),
然后 这 数据 在 d0–d3 做 不 matter.
之后 这 desired 地址 和 数据 信号 有 被 established,
它们 能 是 latched 在 这 变换 寄存器 用 一个 高 至 低
转变 的 这 clk 信号. 这 矩阵变换 将 不 是 programmed,
不管怎样, 直到 这
更新
信号 是 带去 低. 它 是 因此 pos-
sible 至 获得 在 新 数据 为 一些 或者 所有 的 这 输出 第一 通过
successive 负的 transitions 的 clk 当
更新
是 使保持
高, 和 然后 有 所有 这 新 数据 引领 效应 当
向上-
日期
变得 低. 这个 是 这 技巧 那 应当 是 使用
当 程序编制 这 设备 为 这 第一 时间 之后 电源-向上
当 使用 并行的 程序编制.
电源-在 重置
当 powering 向上 这 ad8113, 它 是 通常地 desirable 至 有
这 输出 来到 向上 在 这 无能 状态. 这
重置
p在,
当 带去 低, 将 导致 所有 输出 至 是 在 这 无能
状态. 不管怎样, 这
重置
信号 做 不 重置 所有
寄存器 在 这 ad8113. 这个 是 重要的 当 运行
在 这 并行的 程序编制 模式. 请 谈及 至 那 部分
为 信息 关于 程序编制 内部的 寄存器 之后
电源-向上. 串行 程序编制 将 程序 这 全部 矩阵变换
各自 时间, 所以 非 特定的 仔细考虑 应用.
: 点此下载
