rev. 一个
AD8113
–7–
管脚 函数 描述
Mnemonic 管脚 号码 管脚 描述
INxx 58, 60, 62, 64, 66, 68, 70, 72, 相似物 输入; xx = 频道 号码 00 通过 15.
4, 6, 8, 10, 12, 14,16, 18
数据 在 96 串行 数据 输入, ttl 兼容.
CLK 97 时钟, ttl 兼容. 下落 边缘 triggered.
数据 输出 98 串行 数据 输出, ttl 兼容.
更新
95 使能 (transparent) 低. 准许 串行 寄存器 至 连接 直接地 至 转变 矩阵变换.
数据 latched 当 高.
重置
100 使不能运转 输出, 起作用的 低.
CE
99 碎片 使能, 使能 低.
必须 是 低 至 时钟 在 和 获得 数据.
SER
/
PAR 94 选择 串行 数据 模式, 低 或者 并行的 数据 模式, 高.
必须 是 连接.
OUTyy 53, 51, 49, 47, 45, 43, 41, 39, 相似物 输出 yy = 频道 号码 00 通过 15.
37, 35, 33, 31, 29, 27, 25, 23
AGND 3, 5, 7, 9, 11, 13, 15, 17, 19, 57, 相似物 地面 为 输入 和 转变 矩阵变换.
必须 是 连接
.
59, 61, 63, 65, 67, 69, 71, 73
DV
CC
1, 75 5 v 为 数字的 电路系统.
DGND 2, 74 地面 为 数字的 电路系统.
AV
EE
20, 56 –5 v 为 输入 和 转变 矩阵变换.
AV
CC
21, 55 5 v 为 输入 和 转变 矩阵变换.
AV
CC
xx/yy 54, 50, 46, 42, 38, 34, 30, 26, 22 5 v 为输出 放大器 那 是 shared 用 频道 号码 xx和 yy.
必须 是 连接.
AV
EE
xx/yy 52, 48, 44, 40, 36, 32, 28, 24 –5 v 为 输出放 放大器 那 是 shared 用 频道 号码 xx 和 yy.
必须 是 连接.
A0 84 并行的 数据输入,ttl 兼容(输出 选择 lsb).
A1 83 并行的 数据 输入,ttl 兼容(输出 选择).
A2 82 并行的 数据 输入,ttl 兼容(输出 选择).
A3 81 并行的 数据输入,ttl 兼容(输出 选择 msb).
D0 80 并行的 数据 输入,ttl 兼容(输入 选择 lsb).
D1 79 并行的 数据 输入,ttl 兼容(输入 选择).
D2 78 并行的 数据 输入,ttl 兼容(输入 选择).
D3 77 并行的 数据 输入,ttl 兼容(输入 选择 msb).
D4 76 并行的 数据 输入,ttl 兼容(输出 使能).
NC 85–93 非 连接.
图示 5. i/o schematics
静电释放
静电释放
输入
V
CC
AV
EE
一个. 相似物 输入
静电释放
静电释放
重置
V
CC
20k
DGND
c. 重置 输入
静电释放
静电释放
输出
V
CC
AV
EE
b. 相似物 输出
静电释放
静电释放
输入
V
CC
DGND
d. 逻辑 输入
静电释放
静电释放
输出
V
CC
2k
DGND
e. 逻辑 输出