AD8116
–6–
rev. 一个
管脚 函数 描述
管脚 名字 管脚 号码 管脚 描述
INxx 2, 4, 6, 8,10, 12, 14, 16, 18, 一个nalog 输入; xx = 频道 非. 00 thru 15.
20, 22, 24, 26, 28, 30, 32
数据 在 37, 126 串行 数据 输入, ttl 兼容.
CLK 36, 125 串行 时钟, ttl 兼容. 下落 边缘 triggered.
数据 输出 35, 124 串行 数据 输出, ttl 兼容.
更新
38, 123 使能 (transparent) “low.” 准许 串行 寄存器 至 连接 直接地 至 转变
矩阵变换. 数据 latched 当 “high.”
重置
39, 122 使不能运转 输出, 使能 “low.”
CE
40, 121 碎片 使能, 使能 “low.”
必须 是 “low” 至 时钟 在 &放大; 获得 数据.
OUTyy 65, 67, 69, 71, 73, 75, 77, 79, 一个nalog 输出 yy = 频道 nos. 00 thru 15.
81, 83, 85, 87, 89, 91, 93, 95
AGND 1, 3, 5, 7, 9,11, 13, 15, 17, 19, 一个nalog 地面 为 输入 和 转变 矩阵变换.
21, 23, 25, 27, 29, 31, 33, 128
DVCC 34, 39, 127 +5 v 为 数字的 电路系统.
DGND 41, 120 地面 为 数字的 电路系统.
DVEE 42, 119 –5 v 为 数字的 电路系统.
AVEE 43,44, 45, 116, 117, 118 –5 v为 输入 和 转变 矩阵变换.
AVCC 46,47, 48, 113, 114, 115 +5 v为 输入 和 转变 矩阵变换.
AGNDxx 56–63, 97–104 地面 为输出 放大, xx = 输出 频道 nos. 00thru 15.
必须 是 连接.
AVCC00 96 +5 v 为 输出 频道 00.
必须 是 连接.
AVCC15 64 +5 v 为 输出 频道 15.
必须 是 连接.
avccxx/yy 68, 72, 76, 80, 84, 88, 92 +5 v 为 输出 放大器 那 是 shared 用 频道 nos. xx和 yy.
必须 是 连接.
aveexx/yy 66, 70, 74, 78, 82, 86, 90, 94 –5 v 为 输出 放大器 那 是 shared 用 频道 nos. xx 和 yy.
必须 是 连接.
图示 5. i/o 管脚 schematics
静电释放
静电释放
输入
V
CC
V
EE
一个. 相似物 输入
静电释放
静电释放
输出
V
CC
V
EE
b. 相似物 输出
静电释放
静电释放
重置
V
CC
20k
c. 重置 输入
静电释放
静电释放
输入
V
CC
V
EE
d. 逻辑 输入
静电释放
静电释放
输出
V
CC
V
EE
2k
e. 逻辑 输出
: 点此下载
