ADC12451CIJ_集成电路资料查询网

20 函数的 描述
(持续)
一个 转换 sequence 能 也 是 控制 用 这 S
H
和 CS
inputs 带去 CS 和 SH 低 开始 这 acquisition
window 为 这 相似物 输入 voltage 这 rising 边缘 的 S
H
立即 puts 这 AD 在 这 支撑 模式 和 开始 这
conversion 使用 S
H 将 使简化 同步 这 终止 的
这 acquisition window 至 其它 signals 这个 将 是 nec-
essary 在 一个 DSP environment
在 一个 conversion 这 抽样 输入 电压 是 succes-
sively 对照的 至 这 输出 的 这 DAC First 这 交流-
quired 输入 电压 是 对照的 至 相似物 地面 至 deter-
mine 它的 polarity 这 sign 位 是 设置 低 为 积极的 输入
电压 和 高 为 negative Next 这 MSB 的 这 DAC 是
设置 高 和 这 rest 的 这 位 low 如果 这 输入 电压 是
更好 比 这 输出 的 这 DAC 然后 这 MSB 是 left
high 否则 它 是 设置 low 这 next 位 是 设置 high 制造
这 输出 的 这 DAC 三 quarters 或者 一个 quarter 的 全部
scale 一个 comparison 是 完毕 和 如果 这 输入 是 更好 比
这 新 DAC 值 这个 位 仍然是 high 如果 这 输入 是 较少
比 这 新 DAC 值 这 位 是 设置 low 这个 处理
持续 直到 各自 位 有 被 tested 这 结果 是 然后
贮存 在 这 输出 获得 的 这 ADC12451 Next INT
变得
low 和 EOC 变得 高 至 信号 这 终止 的 这 conversion
这 结果 能 now 是 读 用 带去 CS
和 RD 低 至
使能 这 DB0DB8–DB7DB12 输出 buffers 这 高
字节 的 数据 是 relayed 第一 在 这 数据 总线 输出 作
显示 below
DB0 DB1 DB2 DB3 DB4 DB5 DB6 DB7
DB8 DB9 DB10 DB11 DB12 DB12 DB12 DB12
位 8 位 9 位 10 MSB Sign 位 Sign 位 Sign 位 Sign 位
带去 CS 和 RD 低 一个 第二 时间 将 接转 这 低 字节
的 数据 在 这 数据 总线 输出 作 显示 below
DB0 DB1 DB2 DB3 DB4 DB5 DB6 DB7
DB8 DB9 DB10 DB11 DB12 DB12 DB12 DB12
LSB 位 1 位 2 位 3 位 4 位 5 位 6 位 7
这 表格 在
图示 3
summarizes 这 效应 的 这 数字的
控制 输入 在 这 函数 的 这 ADC12451 这 测试
Mode 在哪里 RD
和 SH 是 高 和 CS 和 CAL 是
low 是 使用 在 制造 至 thoroughly 审查 输出
这 运作 的 这 ADC12451 小心 应当 是 带去 不 至
无意地 是 在 这个 mode 自从 DB2 DB3 DB5 和
DB6 变为 起作用的 outputs 这个 将 导致 数据 总线
contention
22 RESETTING 这 AD
这 ADC12451 是 重置 whenever 一个 新 转换 是 开始-
ed 用 带去 CS
和 WR 或者 SH low 如果 这个 是 完毕 当 这
相似物 输入 是 正在 抽样 或者 当 EOC 是 low 这
自动-cal 纠正 factors 将 是 corrupted 因此 re-
quiring 一个 自动-cal 循环 在之前 这 next conversion 当
使用 WR
或者 SH 没有 自动-零 (az
e
1) 至 开始 一个
conversion 一个 新 转换 能 是 restarted 仅有的 之后
EOC 有 gone 高 signaling 这 终止 的 这 电流 变换器-
sion 当 使用 WR
和 自动-零 (az
e
0) 一个 新 con-
版本 能 是 restarted 在 这 第一 26 时钟 时期
之后 这 rising 边缘 的 WR
(t
Z
) 或者 之后 EOC 有 returned
高 没有 corrupting 这 自动-cal 纠正 factors
这 校准 循环 不能 是 重置 once started 在
电源-向上 这 ADC12451 automatically 变得 通过 一个 cali-
bration 循环 那 takes 典型地 1399 时钟 cycles 为 rea-
sons 那 将 是 discussed 在 部分 38 一个 新 校准
循环 needs 至 是 started 之后 这 completion 的 这 自动-
matic one
30 相似物 仔细考虑
31 涉及 电压
这 电压 应用 至 这 涉及 输入 的 这 转换器
定义 这 电压 span 的 这 相似物 输入 (这 区别
在 V
在
和 agnd) 在 这个 4095 积极的 输出
代号 和 4096 负的 输出 代号 exist 这 一个-至-d
能 是 使用 在 也 比率计 或者 绝对 涉及 ap-
plications 这 电压 源 驱动 V
REF
必须 有 一个
非常 低 输出 阻抗 和 非常 低 noise 这 电路 在
图示 4a
是 一个 例子 的 一个 非常 稳固的 涉及 那 是
适合的 为 使用 和 这 ADC12451 这 简单的 谈及-
ence 电路 的
图示 4b
将 是 使用 当 这 应用
做 不 需要 一个 低 全部-规模 error
数字的 控制 输入
AD 函数
CS WR SH RD CAL AZ

1 1 1 1 开始 转换 没有 自动-零

1

1 1 1 开始 转换 同步的 和 rising 边缘 的 S
H 没有 自动-零

11

1 1 读 转换 结果 没有 自动-零

1 1 1 0 开始 转换 和 自动-零

11

1 0 读 转换 结果 和 自动-零
1X1X

X 开始 校准 循环
0 X X 1 0 X 测试 模式 (db2 DB3 DB5 和 DB6 变为 起作用的)
图示 3 函数 的 这 AD 控制 输入
13

标　题:
内　容:
用户名:

手机号:	(*未登录用户需填写手机号,手机号不公开,可用于网站积分.)

本平台电子爱好着纯手工中文简译:	截至2020/5/17日,支持英文词汇500个

20 函数的描述 (持续) 一个转换 sequence 能也是控制用这 S H 和 CS inputs 带去 CS 和 SH 低开始这 acquisition window 为这相似物输入 voltage 这 rising 边缘的 S H 立即 puts 这 AD 在这支撑模式和开始这 conversion 使用 S H 将使简化同步这终止的这 acquisition window 至其它 signals 这个将是 nec- essary 在一个 DSP environment 在一个 conversion 这抽样输入电压是 succes- sively 对照的至这输出的这 DAC First 这交流- quired 输入电压是对照的至相似物地面至 deter- mine 它的 polarity 这 sign 位是设置低为积极的输入电压和高为 negative Next 这 MSB 的这 DAC 是设置高和这 rest 的这位 low 如果这输入电压是更好比这输出的这 DAC 然后这 MSB 是 left high 否则它是设置 low 这 next 位是设置 high 制造这输出的这 DAC 三 quarters 或者一个 quarter 的全部 scale 一个 comparison 是完毕和如果这输入是更好比这新 DAC 值这个位仍然是 high 如果这输入是较少比这新 DAC 值这位是设置 low 这个处理持续直到各自位有被 tested 这结果是然后贮存在这输出获得的这 ADC12451 Next INT 变得 low 和 EOC 变得高至信号这终止的这 conversion 这结果能 now 是读用带去 CS 和 RD 低至使能这 DB0DB8–DB7DB12 输出 buffers 这高字节的数据是 relayed 第一在这数据总线输出作显示 below DB0 DB1 DB2 DB3 DB4 DB5 DB6 DB7 DB8 DB9 DB10 DB11 DB12 DB12 DB12 DB12 位 8 位 9 位 10 MSB Sign 位 Sign 位 Sign 位 Sign 位带去 CS 和 RD 低一个第二时间将接转这低字节的数据在这数据总线输出作显示 below DB0 DB1 DB2 DB3 DB4 DB5 DB6 DB7 DB8 DB9 DB10 DB11 DB12 DB12 DB12 DB12 LSB 位 1 位 2 位 3 位 4 位 5 位 6 位 7 这表格在图示 3 summarizes 这效应的这数字的控制输入在这函数的这 ADC12451 这测试 Mode 在哪里 RD 和 SH 是高和 CS 和 CAL 是 low 是使用在制造至 thoroughly 审查输出这运作的这 ADC12451 小心应当是带去不至无意地是在这个 mode 自从 DB2 DB3 DB5 和 DB6 变为起作用的 outputs 这个将导致数据总线 contention 22 RESETTING 这 AD 这 ADC12451 是重置 whenever 一个新转换是开始- ed 用带去 CS 和 WR 或者 SH low 如果这个是完毕当这相似物输入是正在抽样或者当 EOC 是 low 这自动-cal 纠正 factors 将是 corrupted 因此 re- quiring 一个自动-cal 循环在之前这 next conversion 当使用 WR 或者 SH 没有自动-零 (az e 1) 至开始一个 conversion 一个新转换能是 restarted 仅有的之后 EOC 有 gone 高 signaling 这终止的这电流变换器- sion 当使用 WR 和自动-零 (az e 0) 一个新 con- 版本能是 restarted 在这第一 26 时钟时期之后这 rising 边缘的 WR (t Z ) 或者之后 EOC 有 returned 高没有 corrupting 这自动-cal 纠正 factors 这校准循环不能是重置 once started 在电源-向上这 ADC12451 automatically 变得通过一个 cali- bration 循环那 takes 典型地 1399 时钟 cycles 为 rea- sons 那将是 discussed 在部分 38 一个新校准循环 needs 至是 started 之后这 completion 的这自动- matic one 30 相似物仔细考虑 31 涉及电压这电压应用至这涉及输入的这转换器定义这电压 span 的这相似物输入 (这区别在 V 在和 agnd) 在这个 4095 积极的输出代号和 4096 负的输出代号 exist 这一个-至-d 能是使用在也比率计或者绝对涉及 ap- plications 这电压源驱动 V REF 必须有一个非常低输出阻抗和非常低 noise 这电路在图示 4a 是一个例子的一个非常稳固的涉及那是适合的为使用和这 ADC12451 这简单的谈及- ence 电路的图示 4b 将是使用当这应用做不需要一个低全部-规模 error 数字的控制输入 AD 函数 CS WR SH RD CAL AZ  1 1 1 1 开始转换没有自动-零  1  1 1 1 开始转换同步的和 rising 边缘的 S H 没有自动-零  11  1 1 读转换结果没有自动-零  1 1 1 0 开始转换和自动-零  11  1 0 读转换结果和自动-零 1X1X  X 开始校准循环 0 X X 1 0 X 测试模式 (db2 DB3 DB5 和 DB6 变为起作用的) 图示 3 函数的这 AD 控制输入 13

	电话：13410210660 QQ : 84325569
	联系方式： E-mail:CaiZH01@163.com